タグ付けされた質問 「hdl」

私はいくつかのASICメーカーのウェブを閲覧しましたが、実際の数は見つかりませんでした。私はマスクなどの作成に関連する固定費があり、それから単位あたりの費用があると思います。 注： ASICを実際に作成したくないので、興味があります。

157 hdl  manufacturing  asic 

VHDLとVerilogは、今日のHDLです。HDLの経験がない人にとって、どちらの利点は何ですか？

94 vhdl  verilog  hdl 

RTLとHDLの主な違いは何ですか？正直に言って、私はそれを検索/グーグルで検索しましたが、人々は意見が分かれています。HDLはデジタル回路を記述するために使用されるコンピューター言語であり、合成可能な場合はRTLと見なされると言ったことを覚えています。

24 fpga  hdl  rtl 

今学期にデジタルデザインのコースを受講しましたが、とても気に入っています。今では、組み込みシステムとデジタル設計のほとんどの作業が最初にコンピューターシミュレーターで行われ、次にハードウェアを使用して実装されることがわかっています。だから、HDLを学習するにはどうすればいいのかと思っていました。質問が少ない 何？私は標準が何であるかを知りませんが、どれを選ぶのが簡単かを知りたいです。ほとんどのHDLはFPGAで使用するように設計されていることを理解していますが、そうではありません。 どうやって？独立した例のある教科書をたどるか、小さなシステムを実装するようなプロジェクトに着手すべきか（信号制御のようなものかもしれません）。 どこ？リソースはどこで入手できますか？

24 simulation  vhdl  verilog  hdl 

私のコンパイラは、コンビナトリアルループ（always @(*)Verilogの）でのラッチの推測について不満を言っています。また、推測されるラッチはなるべく避けるべきだと言われました。 推定ラッチの正確な問題点は何ですか？確実に組み合わせループを作成しやすくします。

22 verilog  hdl  latch 

私が理解していることから、FPGAのプログラミングプロセスは2つの部分に分かれています。 ハードウェア記述をFPGAが理解できるビットにエンコードします（つまり、HDLを記述してコンパイルします） コンパイルされたHDLをFPGAにロードします。 私の質問は、「コンパイルされたHDLでFPGAは何をしますか？」です。現時点では、FPGAは「成形可能なハードウェア」であり、ワイヤとロジックゲートを任意の形状に成形できます。良い点の1つは、成形性が永続的であることです。FPGAを再プログラムできます。 FPGAはコンパイルされたHDLをどのように解釈しますか？永久成形性はどのように達成されますか？

13 fpga  hdl 

私はプログラミングのバックグラウンドを持っており、ハードウェアやファームウェア（せいぜい少し電子機器とArduino）をいじりすぎてはいません。 Cやアセンブリなどのプログラミング言語で、VerilogやVHDLなどのハードウェア記述言語（HDL）を使用する動機は何ですか？ この問題は選択の問題ですか？ ファームウェアがHDLで記述されているハードウェアを読むと、命令を並行して実行できるという明らかな利点があります。ただし、ファームウェアをCで書くかアセンブリで書くか（CPUが必ずしも必要ない場合、アセンブリはどのように適切ですか？） したがって、いくつか質問があります（何かを説明することをheしないでください）： ファームウェアは、実際にはHDLまたはソフトウェアプログラミング言語で記述できますか、それとも同じミッションを実行するための別の方法ですか？実世界の例が欲しいです。各オプションから生じる制約は何ですか？ ソフトウェアを介したファームウェアの一般的な使用は、ハードウェアアクセラレータ（GPU、ネットワークアダプタ、SSLアクセラレータなど）で使用されることを知っています。私が理解しているように、この加速は必ずしも必要ではありませんが、推奨されるだけです（たとえば、SSLや複雑なアルゴリズムの加速の場合）。すべての場合にファームウェアとソフトウェアのいずれかを選択できますか？そうでない場合は、ファームウェアが明確かつ明確に適切であるケースに満足しています。 ファームウェアのほとんどがROMまたはフラッシュに焼き付けられていることを読みました。そこにどのように表されていますか？ソフトウェアのようなビットで？もしそうなら、深遠な違いは何ですか？ファームウェアの場合、適応回路が利用可能ですか？ いくつかの仮定であちこちで間違いを犯したと思いますが、ご容赦ください。ありがとうございました！

12 verilog  embedded  hdl  firmware 

FPGAの世界で、HDLコンパイラの正確なパス制約とは何ですか？なぜ便利なのですか？

10 fpga  timing  hdl 

RTLコードとビヘイビアーVerilogコードの違いは何ですか？これら2つのレベルのデザイン間に明確な境界がありますか？

10 digital-logic  verilog  vhdl  hdl 

私は現在、既存の命令セットのプロセッサを実装する大学のプロジェクトに参加しています。プロジェクトの終わりまでに、このデザインを合成してFPGAで実行できるようになるはずです。これまでのところすべてが順調に進んでおり、数日前にVerilog HDLでデザインをインプリメントし始め、非常にシンプルなバージョンが機能しました。さて、問題：私は何年もハードウェア設計に携わってきた何人かの人々と連絡を取り、さらに先に進む前に、実装にSystemCの使用に移るべきだと提案しました。これが私の考えだったので、今、私は非常に混乱しました： Verilog-> HDL言語としては、ハードウェアデザインをターゲットにしています。構造的および動作的なVerilogのようないくつかのレベルの抽象化がありますが、デザインのRTLを指定する非常にきちんとした形式です。選択したFPGAに応じて、さまざまなツールを使用して確実に合成できます（私の場合、ザイリンクスVivado 2014およびZynqボードを使用しています）。欠点としては、プレーンなVerilogは検証に十分な抽象化を提供していないため、System Verilogのようなものがあります。 SystemC->これは、C ++で時間の概念を効果的に導入し、イベント駆動型シミュレーションを実行できるようにするC ++クラスライブラリです。明らかに、これはどのHDLよりもはるかに高レベルであり、ここにあるものははるかに迅速に実装できます。これにより、検証やシミュレーターの実装などに非常に適したツールになり、実際に製造する前にドライバーがチップ用のドライバーやモノの設計を開始できるようになります。どうやら、合成可能なSystemCのサブセットもあり（ザイリンクスVivadoでもこれが可能だと思います）、場合によっては、SystemCを使用して、より高度な抽象化が便利な非常に大規模なシステムを設計できます。 だから、私の質問は： systemCとVerilog（または必要に応じてHDL言語）の概念は正しいですか？ SystemCとVerilogはいつ使用する必要がありますか？ Verilogでも、基本的にコードの合成方法に関する制約を大幅に減らしているため、多くの動作コードを使用すると、実装の重要なセクションで少し問題が発生する可能性があると言われています。より高いレベルの抽象化では、これは問題ではないでしょうか？つまり、systemCを使用すると、非常に遅く、電力を消費し、大きなデザインになる可能性があります... SystemCを提案した人は、私が「アーキテクチャの調査」をしているように見えると述べ、それが彼がVerilogを好む理由です。どういう意味ですか？アーキテクチャは通常、命令セットとマイクロアーキテクチャを参照し、命令セットの実装を参照するという印象を受けました（マイクロアーキテクチャは、命令を実行する実際のRTLです）。それで、アーキテクチャの調査は、命令セットがどれほど実行可能かを確認するためにプロセッサを実装していると彼が考えていることを意味するのでしょうか？ 彼は、SystemCを使用することについての議論は、HDLよりも高いレベルの抽象化であるため、はるかに簡単であると述べました。彼はまた、デザインのタイミングを正しくする方が簡単だと主張しました。これはどの程度本当ですか？ 助けていただければ幸いです。私は少し混乱しており、これについてオンラインで明確な情報を得るのが難しいと感じています。ありがとう！

9 verilog  vhdl  design  hdl  systemc 

FPGAは初めてで、現在HDL（特にVerilog）クラスを受講しています。組み合わせ回路や順序回路などのデジタル設計に関する十分な知識があります。 このYouTubeビデオに示すようなプロジェクトを作成したい。 また、ザイリンクスISEがロジック信号を処理し、波形をシミュレーションできることも知っています。USB、カメラなどを介して入力信号を取得し、コンピューターに出力するような追加機能はありますか？ 実際のFPGAボードを購入せずに、このプロジェクトを（コンピューターでのシミュレーションのように）実行することはできますか？つまり、自分のコンピューターでプロジェクトをビルド、コーディング、実行し、USB経由でカメラを接続して、着信ビデオ信号をザイリンクスISEなどのHDLシミュレーターで処理できるようにすることはできますか（実際には購入していません） FPGAボードを使用してプロジェクトを合成します。現在のところ、そのための予算はありません） （私が本当に意味しているのは、HDLlデザインを実際のソース、Cコードなどにインターフェースすることです。）

9 fpga  hdl