フォルスパスのタイミング制約とは何ですか。

FPGAの世界で、HDLコンパイラの正確なパス制約とは何ですか？なぜ便利なのですか？

フォルスパスは、最終的なデザインで実際に実行されることのないタイミングパスです。4ビットカウンターを設計していて、12から13にインクリメントするときに非常に遅い遅延パスがあることがわかった場合、カウントが9になるたびにデザインが常にカウンターをリセットすると、その遅いパスは決して見られません。実際のデザイン。コンパイラーが時間を費やしたり、余分なロジックを追加したりしないように、スローパスをフォールスパスとしてラベル付けし、フォールスパスの実行を高速化します。

フォルスパスは、デザインには存在するが、操作には関与しないパスであるため、タイミング解析に含める必要はありません。
これにはさまざまな理由が考えられますが、タイミング分析ツールでは通常、どのパスが使用されているかどうかがわからないため（それらを検出できるツールはいくつかあります）、通知する必要があります。これは、特定のパスが複数のサイクルを使用して完了することが許可されていることを伝えることができるマルチサイクルパスに似ています。

（フォールスパスの）例は、電源投入時に一度書き込まれる可能性があるが、その後同じ状態のままになるレジスターです。

簡単に言うと、フォルスパスは、タイミング解析中にタイミングを満たすかどうかを確認するためにチェックから除外したいロジックパスです。パスを除外する理由は2つあります。1つ目は、誤ったパスによってツールがその信号のタイミングを満たすために動作しにくくなり、正当な信号パスに影響を及ぼし、追加のタイミングエラーを引き起こす可能性があることと、タイミングチェックでエラーが報告されることです。正当なタイミングエラーからデザイナーを混乱させる可能性があります。

フォルスパスは、無関係な非同期クロックまたは同じ周波数のクロック間の論理パスが原因で発生しますが、位相関係が不明であるか、通常の回路動作中にアクティブ化されないパスです。ツールにパスを無視するように指示しても、タイミングがチェックされないだけでタイミングは機能しません。これらの無視された信号パスに対して正しい同期ロジックが使用されることを手動で保証するのは、設計者の責任です。