誰かが次のフリップフロップ回路を説明できますか?


8

ここに画像の説明を入力してください

この回路で何が起こっているのか理解できません。質問は、「および場合のQの値は何か」を示します(図のように)。R¯=1S¯=0

ここに画像の説明を入力してください

この場合、Qがどのように見えるかをどのように判断できますか?この質問には上記の知識が必要な場合があるので、最初に質問しました。どこへ行くかについてのどんな情報も素晴らしいでしょう。


1
SRラッチのように見えますか?en.wikipedia.org/wiki/Flip-flop_(electronics)#SR_NAND_latch

2
「simple」は理解できない人にとっては機能が低下するため、質問から削除してください。

1
NANDゲートの真理値表を見て、得られた入力を検討してください。
starblue

回答:


4

OPに同意します。Dラッチの機能の重要な部分はSRラッチにあるため、ここではその部分にのみ焦点を当てます。

ここではNANDを扱っているので、SRラッチ関数または真理値表を、入力AとBおよび出力Zを使用するNANDのものから導出します。

ABZ001011101110

SRラッチの回路図を見て、上部のNAND(S 'によって駆動される)を「T」、下部のNAND(R'によって駆動される)を「U」と命名すると、次の関係があります。

SRラッチ

AT=S¯,BT=Q¯,AU=R¯,BU=Q

それから、SRラッチの真理値表の作成を開始できます。この時点では、入力のみがわかっています。

AT=S¯AU=R¯BU=Q=ZTBT=Q¯=ZU00011011

NANDの真理値表を振り返ってみると、入力AまたはBのいずれかが0の場合、出力Zは1であることがわかります。それから、SRラッチ真理値表の欠損値を埋め始めることができます。

AT=S¯AU=R¯BU=Q=ZTBT=Q¯=ZU001101110111

次に、NAND真理値表をもう一度見て、AとBの両方が1の場合、出力Zが0であることを認識します。欠損値の入力を続けます。

AT=S¯AU=R¯BU=Q=ZTBT=Q¯=ZU00110110100111

この状態は以前のQとQ 'の値にのみ依存しているため、S'とR 'の両方が1の場合を除いて、すべてのエントリを取得したようです。これは、ラッチがその値を保持する方法です。その状態では、NANDの入力は次のようになります。

AT=S¯=1,BT=Q¯AU=R¯=1,BU=Q

これらのラッチの出力は

ZT=!Q¯=QZU=!Q=Q¯

これらの「以前の」QおよびQ '値をQpおよびQp'としてラベル付けすると、SRラッチの最終的な真理値表が得られます。

AT=S¯AU=R¯BU=Q=ZTBT=Q¯=ZU00110110100111QpQp¯

NANDゲートから構築されたこのSRラッチのいくつかの波形を確認したい場合は、以下が役立つ場合があります。

SRラッチのタイミング

この図のQとQ 'の値は、SRラッチの真理値表を見るとわかります。

  • a。S 'がローになり、Qが上昇し、Q'が下降します。
  • b。S 'が上昇し、QとQ'は現在の値を保持します。
  • c。R 'が下がり、Qが低くなり、Q'が高くなります。
  • d。R 'は上昇し、QとQ'は現在の値を保持します。
  • e。R 'とS'の両方が同時に低下し、QとQ 'が高くなります。
  • f。S 'が最初に "解放"(ハイになる)し、SRラッチをcの後と同じ状態のままにします。Qはローになり、Q'はハイのままです。
  • g。R 'は上昇し、QとQ'は現在の値を保持します。
  • h。R 'とS'の両方が同時に低下し、QとQ 'が高くなります。
  • 私。R 'が最初に "解放"(高くなる)します。これは、状態aと同じです。Qが高くなり、Q'が低くなります。
  • j。Sのリリース。QとQ 'はどちらも現在の値を保持します。

OPへ:それが明確でない場合、または詳細(さまざまな状態の回路図など)が必要な場合は、コメントでお知らせください-私ができることを確認します。


5

最初の写真では、一番上のNANDゲートを考えます。NANDゲートは、いずれかの入力が0の場合、出力は1でなければならないことを知っています(NANDゲートの出力が0の唯一の方法は、両方の入力が1の場合です)。したがって、〜S = 0なので、一番上のNANDゲートへの2番目の入力に関係なく、Q = 1になります。

2番目のNANDゲートへの両方の入力がわかったので、〜Q = 0であると簡単に推定できます(両方の入力が1であり、NANDゲートの出力は0です)。

~S = 0
~R = 1
 Q = 1
~Q = 0

回路のポイントは、ここで〜S = 1を設定した場合、上部のNANDゲートへの2番目の入力が以前から0であるため、出力は変化しません(NAND出力を0にするには両方の入力を高くする必要があります) )。だから今あなたは持っています:

~S = 1  
~R = 1  
 Q = 1  
~Q = 0 

これを考慮してください。もしあなたの初期条件が切り替えられたとしたら、つまり〜R = 0と〜S = 1ですか?以前とまったく同じ推論を行うと(下部のNANDゲートから開始することを除いて)、Q = 0、および〜Q = 1であることがわかります

~S = 1  
~R = 0  
 Q = 0  
~Q = 1  

ここで魔法が起こります:〜R = 1に設定します。何が起こりますか?それを引き出すのに役立つかもしれませんが、基本的に、以前と同じ議論のために出力は変化しません。NANDゲートへの他の入力はすでに0であり、出力(〜Q)を0に変更するには、両方の入力を1にする必要があります(回路が完全に対称であるため、これが発生するというヒントがあります)。

~S = 1  
~R = 1  
 Q = 0  
~Q = 1  

入力は以前と同じですが、出力が異なります!-彼らは以前の状態を覚えています。

一般に、〜S = 0と〜R = 0の両方の場合は使用しません。これは、Q = 1と〜Q = 1の両方が原因で、回路に依存しているロジックが壊れる可能性があるためです。これが、2番目の画像の2つの追加ゲートのポイントです。この特定の入力が発生しないように、SRフリップフロップを保護します。

(Sを「セット」、Rを「リセット」と考える-両方がローの場合、フリップフロップは前の状態を記憶します。Sがハイの場合、出力(Q)を1に「セット」します。Rがハイの場合、出力を0に「(再)設定」します。出力を0と1に同時に設定しようとすると、明らかに問題が発生するため、それが発生しないことを確認する必要があります。)

2番目の画像では、 "D"信号を考えます。最初のNANDゲートに直接入り、2番目のゲートに反転バージョンが入ります。ここで、Dがハイの場合、2番目のNANDは常に1を出力するため、〜R = 1になります。一方、Dがローの場合、最初のNANDの出力は常に1になるため、〜S = 1.このようにして、上記のSRフリップフロップを使用した恐ろしいシナリオが発生しないことを保証します。

次に、G信号について考えます。G = 0の場合、〜S = 1と〜R = 1の両方です。したがって、これは「記憶」状態であり、出力は同じままです。ただし、G = 1の場合、〜Sまたは〜Rのいずれかが低くなりますよね?これはDの値に依存します。

つまり、Gが1の場合、Q = D、Gが0の場合、Q = Qold


4

最初の回路は、標準の「フリップフロップ」または「ラッチ」です。これが真理値表です:- 興味深いのは最後の行です、場合、出力には2つの安定状態、およびます。これは、入力とどちらが最後に見られたかを本質的に「記憶」できることを意味し。

S¯R¯QQ¯00111001011011??
S¯=R¯=1Q=0,Q¯=1Q=1,Q¯=0S¯R¯0

次に、2番目の回路の前半を見てみましょう。 ながらが出力するとなりますフリップフロップは、最後に保持された安定状態に変化しません。しかし、の場合、の値はフリップフロップの状態を設定します。両方のテーブルを組み合わせると、設定されることがわかります。

DGS¯R¯0011101101101101
G=0S¯=R¯=1G=1DQ=D

真理値表について説明していただけますか?なぜそれらがそれらの価値観を持っているのか理解できません、これが私が混乱するところです。
ボブ・ジョン

これが唯一の安定した結果であるため、他の結果はこの結果に発展するため、基本的にこれらの真理値表はこのようになります。他の結果で何が起こるか想像してみてください。最終的にこの結果が得られるように、ゲートに影響します。

0

nand-gateは、その入力の1つが0の場合、1になります。

したがって、Qは1であり、この1を下側のナンドゲートに渡します。

次に、2つのナンドゲートの入力が1でないため、Qバーが0になります。

Qバーが入力に影響するかどうかを確認できます。


0

理解しておくべき重要なことは、CMOSロジックでは、出力が常に定義されて0または1に駆動され、その間のすべてが過渡状態であることです。2つの出力(QとQ ')を4つの「可能な」状態のいずれかに設定し、時間を離散的に進め、1と0をシステム全体に伝播し、どこに落ち着くかを確認します。入力の1つにゼロが存在するNANDゲートは常に1を出力し、入力の1つに1が存在するNANDゲートは、他の入力に適用されるインバーターのように機能することに注意してください。


0

こちらがQの波形です

SバーとQバーが常に1の場合、現在のQは変化しませんでした。つまり、Q(t)= Q(t + 1)を意味します。S(bar)= 0の場合はQ = 1、R(bar)= 0の場合はQ = 0

弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.