タグ付けされた質問 「best-practice」

ベストプラクティスは、他の手段で達成された結果よりも優れた結果を一貫して示し、ベンチマークとして使用される方法または手法です。

4
ユニバーサルPCBにトレースを作成する方法は?
私はこの質問があまりにも主観的なものとして閉じられないことを願っています。ベストプラクティス-トレースのない個々の穴があるユニバーサルPCBにトレースを作成する方法を知りたい(次の画像のように)。私の考えは、個別のコンポーネントの端を曲げて、それらを使用して他のコンポーネントへのトレースを作成することです。このアプローチは受け入れられますか、それとも不快ですか?これは「プロトタイプ」PCBと呼ばれますが、時間を節約できることを願って、単純な最終回路(低周波数、低電流アプリケーション)に使用したいと思います。

7
最小/最大値に基づいた回路設計は良い習慣ですか?
上記の質問について、私の同僚と何度も議論しています。大量生産(> 10k / a)用の回路を設計するとき、私が知っているコンポーネントパラメータのあらゆるバリエーションに対して堅牢にしたいと思います。これは、たとえば次のことを意味します。 VBE、電流ゲインなどのようなBJTパラメーター対バイアスと温度 パッシブの許容誤差、温度依存性、経年変化、はんだ付けドリフト コンポーネントの寿命 さらに、通常の動作条件下での絶対最大定格の違反は許容できないと考えます。 私の同僚を理解しているように、彼はそれを寄生虫などを気にするのは役に立たないビジネスだと考えているだけです。それをすべてまとめて、うまくいくか試してみてください。いくつかの破片を加熱室に入れ、熟成させ、それでもまだ機能する場合は完了です。彼は商用電子機器の設計で私よりも多くの経験がありますが、私はそのようなアプローチが本当に好きではありません。エンジニアとして、初めて回路を構築する前に、回路のどの部分についても考えるべきだったと確信しています。 私のアプローチは単なる完璧主義ですか?それとも合理的なものですか?多くの電子設計者が堅牢な設計を気にかけないことをすでに発見しました...

4
パッドはあるがトレースがない回路基板を使用する場合、どのようにコンポーネントを接続しますか?
与えられたマトリックスボードはんだパッドが、痕跡と、どのように(長いストレッチ用のジャンパの両端を含む)は、隣接するコンポーネントを接続するのでしょうか? 私が思いついたいくつかの可能性: 通常どおり、個々のリード線をはんだ付けし、次にパッドをはんだでブリッジします。 各接続では、2つのパッドをはんだ付けする前に、隣接するコンポーネントのリードにリードの1つを巻き付けます(2つのコンポーネントをはんだ付けするだけではありません)。 後者を思いつく前に前者から始めました(少なくとも改善のように見えます)が、まだ思いつかないさらに良い解決策があるかどうか疑問に思っています。

3
チョコレートブロック/ターミナルストリップにねじ込まれる錫メッキ線
これは言うまでもなく主観的です。しかし、私は他の人々の経験を探しています。 8本のワイヤをドーターリレーボードの端子ブロックにねじ込む場合、銅線の端を錫メッキする前に利点または利点がありますか? ユニットを設置する環境は海岸近くではなく、通常は湿気がありません。むしろ乾燥して暑い。

5
標準PCBレイアウトブック
高度なPCB設計/レイアウト/ルーティングに関する参考資料はありますか?回路設計に関する書籍、RF PCB設計に関する書籍、および高速デジタル設計に関する書籍が豊富にあるようです。これらの本はどれも私が話しているものではありません。私が探している本の種類は、一般的なデジタル/低速アナログ/電源のレイアウトとルーティングに関するPCBベストプラクティスに沿っています。このトピックの大学のクラスで使用するデファクトスタンダードの本は何ですか(オッペンハイムらの離散時間信号処理が多くのDSPクラスで使用される方法、またはSedra&Smithのマイクロエレクトロニクス回路に似ています)多くの回路設計クラスで人気がありますか?)誰でもこのタイプの設計に適したPCB設計/レイアウト/ルーティングブックを推奨できますか?高速設計書は、低速設計に基づいて過度に厳格になるという点で十分でしょうか?

2
回路図の流れを「蛇」にすることはできますか?
私は最近、EEVblogでこの回路図の描画に関するビデオを見ました。彼が広範に語ったことの1つは、回路図の論理的な流れは左から右に流れるべきだということでした。 これは私には完全に理にかなっていますが、最近、「流れ」の蛇を複数の行に配置する方が簡単な状況になっています。(それは説明が下手なので、下の写真を添付し​​ました)。回路図が完成していない/名前が最終的な形ではないことを知っています。 私の質問は、これが「悪い習慣」と見なされるかどうか、またはこれを全体的に見やすくするために回路図でよく見られることなのかどうかです。また、ICの2行目では、このフローを使用すると接続を簡単に描画できるようにシンボルを反転しました。これもよくあることですか?

1
人間の指を使用して回路をテストする
このLinear Tech App Note 13の 28ページで、ジムは次のように説明しています。 プローブの最終形式は人間の指です。指で回路を調べると、望ましいまたは望ましくない効果が強調され、有用な手がかりが得られます。CRTで結果を観察しながら、疑わしい回路ノードに浮遊容量を導入するために指を使用できます。軽く湿らせた2本の指を使用して、実験的な抵抗経路を提供できます。一部の高速エンジニアは、これらの手法に特に精通しており、驚くほど正確に作成された容量効果と抵抗効果を推定できます。 彼は冗談でしたか?そうでない場合、そのような手法は実際にどのように機能して正確な推定を提供しますか?これらの技術者がそのような技術を適用した実際のシナリオを誰かが説明できますか? アプリケーションノートと私の質問は、主電源や高電圧ではなく、低電圧、高速信号に関するものです。

2
すべてのトラップを常に定義する必要がありますか?
dsPIC 30F4013で、未定義のトラップが原因でコントローラーがリセットされた2つのケースを見てきました。そもそもなぜこれらのtrapが発生したのかは謎のままですが、それは私の直接の質問ではありません。トラップが決して発生しない場合でも、すべてのトラップを常に定義することは良いプログラミング手法だと考え始めているので、ランダムリセットの代わりに少なくとも明確なエラーメッセージが表示されます。これは私が知らない標準的な慣習ですか?このプラクティスに不利な点はありますか?

5
非常に薄型の要件に対応するため、ドリル穴の内側に上下逆さまに取り付けられたSMD IC
タイトルが十分に説明的なものであるかどうかはわかりませんが、このPCBに出会い、その素晴らしいデザインについて疑問に思うかもしれません。リニアホールセンサーで動作するエアソフトガンのアフターマーケットトリガーコントローラーです。小さなネオジム磁石をさまざまな可動部品(図には示されていない)に接着して位置を検出します。 一番左のホールセンサーに注目してください。PCB内に埋まっています!そして、はんだ付けを支援するためにいくつかの露出したビアがあるようです。このようにして、設計者はセンサーをシェルと移動するギアの1つ(図では削除)の間に配置できます。綺麗な! これは一般的な習慣ですか?そして、自分のデザインで使用することはどれほど難しいでしょうか?参照できる参考文献やガイドラインはありますか?このデザインは本当に印象的で、試してみたい将来のプロジェクトのために多くの新しいアイデアを与えてくれました。 更新:コメントおよびいくつかの回答で説明されているように、これらのコンポーネントは手作業ではんだ付けする必要があるため、このPCBの製造コストは増加するようです。これは私にとって問題ではないことを明確にしたいと思います。私は、プロトタイプ用に非常に少量のPCBしか生産していません(通常は自分ではんだ付けします)。それでも、この追加費用を注意してくれてありがとう。この同じ理由のために私はそれを説明しませんでした:) 受け入れられた答えについて:残念ながら、私はそれらのすべてが非常に有用で洞察に満ちていると思いますが、1つの答えしか受け入れられません。私は今、このタイプのアセンブリは一般的な慣行ではないことを知っていますが、余分な費用を支払う意思がある場合(または手で自分ではんだ付けする場合)に行うことができます。しかし、重要な概念、つまり城郭状の穴を与えた答えに加えて、ボードの端でフライス加工を行うというアイデアを受け入れました (添付のスクリーンショットのように)。これについて私を助けてくれてありがとう、そしてこの質問がz-millingの長所と短所について健全な議論につながることを嬉しく思います。

12
開発およびデバッグ段階で最適化を無効にするのは本当に良い習慣ですか?
私はCでの16ビットPICマイクロコントローラーのプログラミングを読みました。 ただし、プロジェクトの開発およびデバッグ段階では、分析中のコードの構造を変更し、シングルステップやブレークポイントの配置に問題を引き起こす可能性があるため、すべての最適化を無効にすることをお勧めします。 私は少し混乱したと告白します。著者がC30評価期間のためにそれを言ったのか、それが本当に良い習慣であるのかを私は理解していませんでした。 このプラクティスを実際に使用しているかどうか、そしてその理由を知りたいのですが。

3
VHDL:アーキテクチャの命名と解釈
注:ザイリンクスのISEを使用しており、(スイッチやライトなどを使用して)動作するFPGAボードを使用しており、これまでにいくつかの簡単なプロジェクトをハッキングしました。同時に、私がやっていることの基礎を築くためのいくつかのチュートリアルを読んでいます。 私はこれまでに行ってきた参考資料で言及されているさまざまなエンティティとそのアーキテクチャを見てきましたが、ネーミングはしばしば混乱を招きます。多くの場合、「architecture rtl of ..」または「architecture Structural of ...」の代わりに、「architecture foo of ...」または「architecture arch of ...」も表示されます。 この問題を回避するために、より一貫性のある命名規則を使用できることを示唆するスタイルガイドがありますが、アーキテクチャ名はエンティティの命名と同じようにarbitrary意的であることを(偶然に)認識します。これはいくつかの質問に私を導きます: エンティティを見て、アーキテクチャ名からのヒントなしで、使用されている実際のアーキテクチャモデルをどのように判断できますか?RTL、行動、構造...これらは私の学習者の目に非常に似ているように見えます(私が見た例が実際に正しく命名されていると仮定して)。ここでは、シンプルだが明らかな例が役立ちます(または、1つのポインター)。 単一のエンティティに複数のアーキテクチャを指定する場合(これは可能です)、同じファイル内で異なる名前をアーキテクチャに付けるだけですか? アーキテクチャ名は特定のエンティティに限定されていますか(つまり、複数のエンティティで同じアーキテクチャ名を使用することで「名前空間」に問題がありますか)。 編集:およびもう1つ: RTLとビヘイビアの間に違いがあるように見えますが、上記のように、私が見た例では実際には見ていません(多くの場合、定義されているアーキテクチャは1つだけです)。あるアーキテクチャは他のアーキテクチャよりも一般的ですか? 私が探していたのは、ベストプラクティス(適切な命名、すべてが1つのファイルに詰め込まれているわけではないなど)を使用して記述された、包括的でシンプルなマルチコンポーネントプロジェクト(小さなコンポーネント)です。適切に作成されたサンプルプロジェクトは、基本原則とベストプラクティスを明らかにするのに非常に役立ちます。このようなサンプルプロジェクトをご存知の場合は、それへのポインタにも感謝します。(他に何もなければ、おそらく私がこれを理解したら、私は自分のものを共有することができます...)

5
実装されていないコンポーネントをBOMに配置する理由
関係のないバックグラウンドからかなりの数のエンジニアに出会って、BOMに未実装のコンポーネントを配置しました。下部にDNPと明確にラベル付けされたセクションを行うものもあれば、BOM全体に分散させたままにする行もありますが、行を強調表示します。 これを行う必要がある場合は、DNPセクションを作成するのが良い方法のように思えますが、CADパッケージ出力をさらに手動で編集する必要があるという唯一の欠点があります。(個人的にこれを目撃しましたが、DNPは最後の最後に変更され、DNPセクションは適切に編集されず、ボード上にあるべきではない部分が配置されました。)移入された行と移入されなかった行が簡単に重複する可能性があり、さらに手動で編集する必要があります。 この練習が必要な理由がわかりません。定義によるBOMは、何かを構築するために必要なもののリストです。コンポーネントがBOMおよびアセンブリ図面上にない場合、ボード上にあるべきではありません。実際には存在しないコンポーネントを追加することは、BOMをERPに入力して購入する人にとっては、さらに混乱を招くように思えます。部品が入っていない部品をBOMに配置すると、部品をBOMおよびアセンブリ図面から除外しても何が達成されないのですか?

3
STM32(ARM Cortex M3)の未使用ピンのデフォルト設定に関する推奨事項-プルアップ/プルダウン?
現在、STM32マイクロコントローラファミリのさまざまなバリアントを使用しています。次のことを知りたい: 1)プルアップまたはプルダウンの両方を選択するオプションがある場合、一般的なマイクロコントローラーのピンの推奨デフォルト設定は何ですか?どちらか一方と一緒に行くことの長所と短所は何ですか?(入力としてデフォルトで設定すると仮定します) 2)特に、STM32マイクロコントローラファミリの未使用ピンをどうするか知りたいです。ピンをフロートさせたままにしないことは明らかです(データシートには、:()と書かれていますが、プルアップで入力するか、プルダウンで入力するように設定する必要がありますか?特に、 ESDの影響を受けにくい設定を選択し、可能な場合は消費電力を最小限に抑えます。 3)クリティカルなピンについては、ファームウェアを使用してピンを正しいデフォルト状態に正しく設定する必要がありますか、それとも外部ハードウェア(外部プルアップまたはプルダウンを接続する)に責任がありますか?外部抵抗に選択された値が内部プルアップまたはプルダウンよりも大きい場合、ファームウェアの設定は重要ではありません。 上記を行うために私が見ることができるプロは、マイクロが何らかの理由(障害のあるハードウェアなど)で適切に初期化されない場合、ピンを正しく設定するためにファームウェアに依存していないということです。 私が見る欠点は、これを行うにはより多くの費用がかかるということです。 上記に当てることができる光は本当にありがたいです。 ありがとう。

6
ブレッドボード/はんだ板を配線するための標準パターンはありますか?[閉まっている]
閉じた。この質問は意見に基づいています。現在、回答を受け付けていません。 この質問を改善したいですか?この投稿を編集して事実と引用で答えられるように質問を更新してください。 閉じた2年前。 ブレッドボードの配線が乱れているため、複雑な回路のデバッグなどが困難になります。 配線の配置方法に関する標準ルールはありますか? 「コンポーネント間に常にxホールを残す」や「常に抵抗をスイッチではなくスイッチの前に置く」などのようなものです。 それとも、誰もが進むにつれて独自のルールを作成するだけですか? リソースへのリンクは役立ちます。

2
ノイズ耐性とデカップリングのためのIC電源ピン接続
他のQ&Aスレッドでは、デカップリングコンデンサをICに接続する方法について多くの議論があり、その結果、問題に対して2つの完全に反対のアプローチになります。 (a)デカップリングコンデンサをICの電源ピンのできるだけ近くに配置します。 (b)ICの電源ピンを電源プレーンに可能な限り近くに接続し、デカップリングコンデンサをビアを尊重してできるだけ近くに配置します。 [ Kraig Mitzner ]によれば、オプション(a)はアナログICに適しています。ビアのインダクタンスとデカップリングコンデンサがローパスLCフィルターを形成し、ICのピンからノイズを遠ざけるため、その背後にあるロジックがわかります。しかし[ Todd H. Hubbing ]によると、オプション(a): [...]現実的な数値を適用してトレードオフを評価するまでは、良い考えのように思えます。一般に、インダクタンスを追加する(損失を追加せずに)アプローチはどれもお勧めできません。アクティブデバイスの電源ピンと接地ピンは、通常、電源プレーンに直接接続する必要があります。 オプション(b)については、[ Kraig Mitzner ](上図の作成者)がデジタル回路に適していると述べていますが、彼はその理由を説明していません。オプション(b)では、誘導ループが可能な限り小さく保たれていることを理解しています。それでも、ICからのスイッチングノイズが電源プレーンに非常に簡単に入るのを防ぐことができます。 これらの推奨事項は正しいですか?彼らはどのような正確な推論に基づいていますか? 編集: ICからのビアがコンデンサにつながり、ビアはできるだけ短くすることを検討してください。図では、説明のために長いトレースとして示されています。

弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.