電気工学

電子工学および電気工学の専門家、学生、および愛好家のためのQ&A

4
アナログアナログ乗算、ハイブリッドCPUの一部(楽しみのため)
ショートバージョン: 2つのアナログDC入力を受け取るアナログ乗算器を作成するにはどうすればよいですか? ロングバージョン: 私がコメント作られた私は自分自身にいくつかに(再び)自分と考え方を見てしまったので、やっている間、別の質問のためのベン食いの動画を推薦する「うーん...私はいくつかの部分は純粋にアナログにするために容易になるだろうかしら」。 バスは、異なる電圧レベルが後でADCを使用してビットに変換される1本のワイヤーである場合もあります。 理論的にはフィボナッチ数を計算できる少しここまで来ました。 図1、最初のフィボナッチ数を計算するハイブリッドコンピューターの小さなデモ シミュレーターへのリンク。 上のgifでは、電圧範囲から外れているので、フィボナッチ数が簡単にわかります。実際には、250 mV =バイナリ1(「設定値」のLSB)を使用し、それを介して伝播させます。コンデンサあたり4ビットを保持するDRAM。 gifで確認する重要な部分は、「a + b」テキストの右側にあるオペアンプの出力です。フィボナッチ数を示しています。 すべての操作の合間に、ADCに続いてDACを使用して答えを定量化します。したがって、1.1Vを読み取ると、DACはそれを1.0 Vに変換し、その後、DRAMに保存します。そして、Xクロックごとに、DRAM全体が量子化器を通過して、コンデンサが浮かないようにする必要があります。 ALUは+、-、および平均のみを実行できます。掛け算を考えていて止まりました。以前にダイオードベースの乗算器を作成して見ましたが、ダイオードを一致させる必要があるため、使用しないでください。むしろ、ポテンショメーターでトリミングできる抵抗を使用します。Anywhoo、私はハイブリッド乗算器、半分アナログ、半分デジタルを思いついた。 だから私はどこでも同じ抵抗器で最初のものを作りました。 図2、デジタル数値とアナログ値の間の単純な乗数。デジタル値は1だけオフセットされます。 それから私はバイナリの重みでこれに変えました: 図3、バイナリで重み付けされたデジタル数値とアナログ値の間の単純な乗数。デジタル値は1だけオフセットされます。 これはR2 / Rラダーを思い出させましたが、オペアンプでそれらを動作させることができませんでした。 しかし、私はR2 / Rラダーがどのように機能するかを考え、出力が電圧源で乗算されることを思い出しました。だから私は最終的にこのデザインを思いつきました: 図4、バイナリ加重デジタル数値とアナログ値の間のR2 / Rベースの乗数 私はそれが好きですが、唯一の問題はバスがアナログであり、1本の線だけであることです。したがって、上の図4のソリューションを使用せざるを得ない場合は、ハイブリッドCPUの乗算領域で別のADCを使用せざるを得ません。量子化領域で再利用することはできません。 質問の時間: 2つのアナログ入力を受け取る乗算器をどのように作成すればよいですか? 私はしていないに基づいて解決したいことと、4オペアンプ3個のダイオードあなたがトリムダイオードことができないために。私の信念は、それらが一致しない場合、250 mVを超えるオフの応答を与えると考えています。私はこれを現実の世界では試していません。 文字通りこの単語より1インチ上のリンクでMOSベースの乗数を試しましたが、私が馬鹿げているかどうかはわかりません。シミュレーターで動作させることができません。MOS実装の失敗については、下のgifを参照してください。または、シミュレーションのこのリンクをクリックします。 私は問題にマイクロコントローラを投げたくありません。 私はしていない回転とすると、いくつかのペテンを使用しているモーターを使用したいです。 ローパス構成でRCフィルターを使用してを取得することを考えていましたe− tR Ce−tRCe^{\frac{-t}{RC}} 424= 0.25424=0.25\frac{4}{2^4}=0.25 乗算が行われた後、量子化器に渡され、値がバイナリ値に可能な限り近いことを確認します。したがって、小さなエラーは問題ありません。 これは、MOSベースのものを作成しようとして失敗したことを示すgifです。 図5、上のwikiリンクから回路図をコピーしましたが、シミュレーターでは機能しません。 それがうまくいったなら、リファレンスの電圧を5 Vから-5 Vに変更したときに、どこかで1 Vの値が表示されたはずです。
10 analog  cpu  multiplier 


2
LM1117で5Vを5Vに調整しますか?
私のボードのほとんどは、USB(または壁の充電器)からの調整済みの5V入力で給電されますが、誰かが間違った電圧に接続した場合に備えて、より高い電源電圧に対して保護したいです。 ですから、Vinの後にボードに電圧レギュレータを配置しています。 最初はLP2985の使用を計画していましたが、おそらく1A程度の高電流を必要とする可能性があるため、LM1117を検討しています。 5Vを入力として受け入れるArduino Nanoで使用されているようですが、データシートを読んだ後、VinをVoutより高くする必要があることを理解しています。 LM1117を使用して5Vを5Vに変換できますか?

2
デカップリングキャップ:チップに近いが、ビアがあるか、ビアがないか?
これはデカップリングに関する「まだ別の」質問かもしれませんが、質問はかなり正確であり、私は答えを見つけることができません。 信号をファンアウトしてから数十のデカップリングキャップを配置する必要がある40ピンQFNがあります。さらに悪いことに、ICはQFNの8倍の面積(5mmx5mm)を占めるソケット上にあります。(ソケットは多くの面積を占有しますが、大きな寄生を追加しません。最大75 GHzの定格です)。同じレイヤーに、半径7mm以下のコンポーネントを配置できません。ソケットの取り付け穴のために裏面も制限されていますが、少なくとも裏面の一部の不動産を使用できます。しかし、そのために経由する必要があります。ただし、コンデンサの50%を、裏面のチップの下にも作成したサーマルグランドパドルに配置することができました。 今度は複数回読んだので、カップリングキャップとピンの間にビアがないはずです。しかし、もっと悪いことは何ですか?ワイヤーまたはそれ以上のワイヤー? インダクタンスに関しては、7mmトレースは約5-7nHになります(http://chemandy.com/calculators/flat-wire-inductor-calculator.htm)。22milの直径/ 10milの穴は1nHをはるかに下回ります(http://referencedesigner.com/rfcal/cal_13.php)。

2
FPGAの「ハーフラッチ」とは何ですか。
耐放射線ハードFPGAに関する論文で、私はこの文章に出くわしました。 「Virtexデバイスに関するもう1つの問題は、ハーフラッチです。ハーフラッチは、ロジックを使用するよりも効率的であるため、これらのデバイス内で内部定数に使用されることがあります。」 「ハーフラッチ」と呼ばれるFPGAデバイスプリミティブについて聞いたことがありません。私が理解している限り、バックエンドツールで定数「0」または「1」を「ソース」する隠れたメカニズムのように聞こえます...特に「FPGA」のコンテキストでは、「ハーフラッチ」が正確に何であるかを誰かが説明できますか、そしてそれらを使用してロジックを保存する方法は? 編集:この論文は、これが宇宙アプリケーション向けの耐放射線性と耐放射線性のFPGAの比較であることがわかった
10 fpga  vhdl  xilinx  radiation 

3
カレントミラーの温度補償の必要性
現在、現在のミラー構成について学習しています。これまでに2つ作りました。どちらも必要に応じて機能しましたが、加熱または冷却すると、右側(出力が取り出される側)を流れる電流が大幅に減少または増加し、温度差はわずかでした。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 Rl o a dRloadR_{load}両方の回路のが低いか、+ 10Vに短絡しています。両方の回路は、500 uAの電流を反映するように設定されています。すべてのトランジスタは手動で適合されていました(ベータに関する限り、それらはすべて互いに非常に接近しています)。 エミッターの縮退がない場合、両方の回路は温度の影響を大きく受けました。特に図Aでは、指先でQ1またはQ2のいずれかに触れたときに、流れる電流が100以上変化しました(1秒の加熱)。しかし、トランジスタQ4とQ5が指先で触れられたため、流れる電流は50(1秒の加熱も)変化しました。これは、最初の例よりは少ないですが、まだ多すぎます。 R l o a d 2Rl o a d1Rload1R_{load1}Rl o a d2Rload2R_{load2} エミッターの縮退により、両方の回路の温度安定性が大幅に向上しました。たとえば、図Bを参照すると(追加されたは1)、流れる電流は10だけ変化しました(約1秒加熱した場合)。一方、図Aの結果は少しでした。悪い。R l o a d 2ReReR_eRl o a d2Rload2R_{load2} エミッター縮退がQ1 / Q2またはQ3 / Q4に追加されると、両方の回路が改善されます。どちらの例でも、Q1またはQ3を流れる電流は常にほぼ一定でしたが、Q2またはQ5を流れる電流はそれに近づきませんでした。 温度が変化するため、ここに示す回路のいずれかを補償する方法はありますか?Q5は電流の温度変動エラーを修正するつもりだと思っていましたが、明らかに修正していません。


1
オペアンプがVCC / GNDに到達するのを止めているのは何ですか?
だから私はオペアンプについて読んでいて、Ltspiceで少しシミュレーションしました。LM324 OpAmpを使用してシンプルなインテグレーターを作成し、その正のレールに近づけましたが、正確ではありません。 OpAmpが正確な正のレール値に到達しない原因は何ですか?それはそれを制限するオペアンプ内の回路ですか?

2
別の故障した差動アンプ
これは私が作った回路です-設計、計算、構築しました: この回路のシミュレーション – CircuitLabを使用して作成された回路図 Q1とQ2のコレクタ電流は5mAでしたが、Q3は1mAでした。入力の正弦波は1kHzで1Vppでした。Q1のベースとQ2のベースの入力間に360度のシフトがあるため、負のフィードバックが機能するはずです。Rf2は最初に10kに決定され、次にポテンショメータに置き換えられました。 この回路は期待通りに機能しませんでした。正弦波内で歪みが発生した場合は、負のフィードバックまたは差動トランジスタペアによって修正され、修正される歪みの量はRf2で制御される(ゲインが少ない-歪みが少ない)と予想しました。 Q3のベースに別の正弦波(1Vpp、3kHz)を追加して歪みを作りました。実際の結果は、望ましい結果に近づくことさえできなかったため、望ましい結果と比較できませんでした。 その結果、Q3のコレクターでの出力は、Q3のベースでの信号と同じように歪んでいます-Q3のコレクターに純粋なサインがあるはずですか?しかし、次にQ2のコレクターで信号のスコープを設定し、アンプの出力にあると予想される正弦波のみがありました(この条件下では、Q2のベースがC1に短絡されていましたが、ポテンショメーターRf2を回転させると、信号歪んだものに急速に近づくでしょう)。 Q2のコレクタでの正弦波とQ3のベースでの歪んだ信号(同じ電圧スケールではない)。 差動アンプの理解にはまだ少しギャップがあると思います。これはしばらく苦労していて、diffを含む1つの有用な回路を作成していないためです。アンプ。

4
水に落ちた回路基板の腐食を防止
この質問がこのフォーラムで回答されたトピックから外れている場合は、事前に謝罪します。数時間前にドローンが汚れた水に落ちました。デバイスを救出し、バッテリーを外し、回路基板を開け、ヘアドライヤーを使って完全に乾かし、最後にそれを置くことができました。その後、問題なく動作しました。しかし、私の質問は、回路基板がすぐに腐食される可能性をどのようにして防ぐか、むしろ減らすことができるかです。
10 pcb  water  corrosion 

4
プログラム可能な可変インダクタ
私は現在、このような可変インダクターを使用しています。私は、デジタルポテンショメーターのような、プログラムで制御された調整を行う方法を見つけようとしています。そのようなデバイスは存在しますか、またはこれを達成するための他の良い方法はありますか?これは、共振を不完全に製造されたデバイスに一致させるために使用されているため、固定値にすることはできません。 編集#1、回路図を追加

2
実際の組立歩留り— 0402対0201/01005
私は主に0402を使ってボードを設計しています。私は顕微鏡といくつかのピンセットで一日中0402sをはんだ付けすることができます。私たちのパッシブサプライヤー(中国のランダムなパッシブ企業)から、0201sに切り替える準備をするように言われました。彼らは1年間で0402を段階的に廃止する予定です。 私たちはIoTデバイスの開発に着手しており、このデバイスはベンチャーキャピタルの前で投資家の資金を調達します。これは、0201とGULP 01005 を調べる必要がある種類のデバイスのようです。 私は、より高価なチップシューターが小さいコンポーネントに対して評価されていることを理解していますが、それは実際の結果を保証するものではなく、01005は非常に小さいです... コストの違いを無視して、より小さな部品に移行すると、ボードの歩留まりが大幅に低下していることに気付いたことがありますか? ボードを0201と01005に移動した人は誰でも、0402からこのような小さなパットに移動することによって、それらの生産歩留まりがどのように影響を受けたかについての事例証拠を提供できますか? これらの01005を手作業で交換する準備をして、楽しい時間を過ごしましょう...!

2
米国の三相電源の相の順序に関する規則はありますか?
最近、小さな機械工場を新しい場所に移動しました。どちらの場所にも3相電源があり、両方の場所に3相エアコンプレッサーを配線しました。 どちらの場所でも、電気パネルのL1-L2-L3バスバーの黒赤青配線の規則を使用しました。 しかし、新しい場所ではモーターが逆転しており、2本のワイヤーが逆になっている(または以前の場所が「正しくなかった」)ことを示しています。 L2はL1を120°遅らせ、L3はL2を120°遅らせる必要があるというオンラインでの検索はできませんが、それは慣例ですか?メイン(私のパネル(新規または古い)につながる)は誤配線されていますか?それともどこかで間違えただけですか? 私の特定の質問:L1、L2、およびL3(存在する場合)の間に必要な位相関係は何ですか?

1
STM32 CPUがウェイクアップする原因となった瞬間的なスイッチを検出する
編集:この質問は間違っています。stm325105には、ウェイクアップピンが1つしかありません。しかし、他のSTパーツには複数のウェイクアップピンがあるため、指定された回答はそれらに対して有効です。 ウェイクアップ入力に接続された2つの一時的なボタンを持つstm32f105があります。プロセッサがスタンバイモードになります。ボタンのいずれかが押されるか、RTCタイマーが起動すると、CPUが起動します。 問題は、どのウェイクアップ入力がトリガーされたかに応じて、cpuにさまざまな処理を実行させたいことです。よると、5.3.5からST stm32f105xxリファレンスマニュアル、何のレジスタは、我々が覚めてきたことを示すステータス・レジスタを除いて保存されていません(ただし、誰による)と42個のバックアップレジスタ。 スタンバイモードでは、消費電力を最小限に抑えることができます。これは、電圧レギュレータが無効になっているCortex®-M3ディープスリープモードに基づいています。その結果、1.8 Vドメインの電源がオフになります。PLL、HSI発振器、HSE発振器もオフになります。SRAMとレジスタの内容は、バックアップドメインのレジスタとスタンバイ回路を除いて失われます。 スタンバイモードからウェイクアップした後、プログラムの実行はリセット後と同じ方法で再開します(ブートピンのサンプリング、ベクトルリセットのフェッチなど)。電力制御/ステータスレジスタ(PWR_CSR)のSBFステータスフラグは、MCUがスタンバイモードであることを示します。 このSTフォーラムの投稿、「スタンバイからのウェイクアップの起源を特定する方法」、ソフトウェアでトリガーされたウェイクアップを検出できないことを示唆しています。私はそれ以上の啓蒙を与える他の投稿をそこで見つけませんでした。 ソフトウェアまたはハードウェアを使用して、ウェイクアップした後、どのウェイクアップ入力がトリガーされたかを判断するにはどうすればよいですか?

1
パイプ記号「|」の意味は何ですか 変数の前
私はいくつかのverilogコードを分析していて、次のようなものを見つけました wire z = |a & b; シミュレーション中、コードは次のように動作します wire z = a & b; |(パイプ)シンボルの意味は何だろうと思っていましたか?シミュレーション/合成に影響はありますか?
10 verilog 

弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.