FPGAの「ハーフラッチ」とは何ですか。

耐放射線ハードFPGAに関する論文で、私はこの文章に出くわしました。

「Virtexデバイスに関するもう1つの問題は、ハーフラッチです。ハーフラッチは、ロジックを使用するよりも効率的であるため、これらのデバイス内で内部定数に使用されることがあります。」

「ハーフラッチ」と呼ばれるFPGAデバイスプリミティブについて聞いたことがありません。私が理解している限り、バックエンドツールで定数「0」または「1」を「ソース」する隠れたメカニズムのように聞こえます...特に「FPGA」のコンテキストでは、「ハーフラッチ」が正確に何であるかを誰かが説明できますか、そしてそれらを使用してロジックを保存する方法は？

編集：この論文は、これが宇宙アプリケーション向けの耐放射線性と耐放射線性のFPGAの比較であることがわかった

ハーフラッチは、弱いプルアップトランジスタで実装された正のフィードバックを持つゲートです。

^{この回路のシミュレーション – CircuitLabを使用して作成された回路図}

入力がアクティブに駆動されると、弱いプルアップからの信号をオーバーライドします。入力がZ状態の場合、弱いプルアップにより、入力で論理「1」（および出力で「0」）を無期限に維持できます。これは、反対の状態を確実に維持しないため、「ハーフラッチ」になります。

フルラッチではなくハーフラッチが必要なのはなぜですか。一部の信号では、両方の定数を格納できるようにしても意味がありません。たとえば、Dフリップフロップはenable入力のみをHighにラッチし、reset入力のみをLowにラッチすることができます。それ以外の場合は、合成中に削除されます。これは、ハーフラッチが使用される種類の信号です。これらは、デフォルト値にラッチされるか、相互接続によって駆動されます。

定数を維持するためのロジックを提供しているようです。

これらは観察可能ではないため、初期化は1回しか行えないため（デバイスの初期化後にのみ再構成可能）、LUT全体を消費することはなく、それでも非常に単純ですが、それでも有用です。