カレントミラーの温度補償の必要性

現在、現在のミラー構成について学習しています。これまでに2つ作りました。どちらも必要に応じて機能しましたが、加熱または冷却すると、右側（出力が取り出される側）を流れる電流が大幅に減少または増加し、温度差はわずかでした。

^{この回路のシミュレーション – CircuitLabを使用して作成された回路図}

$R_{load}$両方の回路のが低いか、+ 10Vに短絡しています。両方の回路は、500 uAの電流を反映するように設定されています。すべてのトランジスタは手動で適合されていました（ベータに関する限り、それらはすべて互いに非常に接近しています）。

エミッターの縮退がない場合、両方の回路は温度の影響を大きく受けました。特に図Aでは、指先でQ1またはQ2のいずれかに触れたときに、流れる電流が100以上変化しました（1秒の加熱）。しかし、トランジスタQ4とQ5が指先で触れられたため、流れる電流は50（1秒の加熱も）変化しました。これは、最初の例よりは少ないですが、まだ多すぎます。 R l o a d $R_{load1}$$R_{load2}$

エミッターの縮退により、両方の回路の温度安定性が大幅に向上しました。たとえば、図Bを参照すると（追加されたは1）、流れる電流は10だけ変化しました（約1秒加熱した場合）。一方、図Aの結果は少しでした。悪い。R l o a d $R_e$$R_{load2}$

エミッター縮退がQ1 / Q2またはQ3 / Q4に追加されると、両方の回路が改善されます。どちらの例でも、Q1またはQ3を流れる電流は常にほぼ一定でしたが、Q2またはQ5を流れる電流はそれに近づきませんでした。

• 温度が変化するため、ここに示す回路のいずれかを補償する方法はありますか？Q5は電流の温度変動エラーを修正するつもりだと思っていましたが、明らかに修正していません。

3つの主要なステップは

a）できるだけ多くのエミッター縮退を使用する
b）Q1とQ2の温度を
一致させるc）Q1とQ2 の損失を一致させる

（b）については、少なくとも、Q1とQ2を接着します。同じ基板上に作成された5つのトランジスタを含むCA3046のようなモノリシックトランジスタアレイを使用する方がはるかに優れています。本当にハードコアの熱的にマッチしたペアの場合、LM394の「スーパーマッチ」ペアは、チェス盤のように接続された何千ものトランジスタダイを使用します。

Q5は出力インピーダンスを増加させるだけでなく、Q4での損失も制御します。Q5のベースまたはエミッターの直列ドロップで遊んで、Q3 / 4の損失整合を等しくします。

帯域幅が狭く、精度がはるかに高い少し複雑なソリューションは、Q1を廃止し、オペアンプを使用してQ2を駆動し、Re1 / 2の電圧降下を均等化することです。Q2をFETで置き換えると、出力精度へのベータ変動の影響がなくなります。次に、温度によるアンプのVosドリフト、およびtempcoまたはRe1 / 2抵抗についてのみ考慮する必要があります。

両方のトランジスタを同じ温度に維持したい場合、それらは同じ損失（つまり、同じ電流と同じ電圧）でなければなりません。これにより、他のエラーの原因のいくつか（初期電圧など）も平滑化されます。1つのトランジスタのVceが他のトランジスタよりも高いため、2番目の回路図では正確にこれを実現できません。さあ行こう：

^{この回路のシミュレーション – CircuitLabを使用して作成された回路図}

これは完全なウィルソンミラーであり、Q3の役割は1つのVbeをドロップしてQ1 / Q2のVceを等しくすることです。

デュアルマッチングBJTの安価なソースは、DMMT3904およびその他のデュアルトランジスタです。それらはモノリシックではないので、マッチングと温度追跡は豪華なものほど良くありませんが、安価です。

ただし、最高の精度が必要な場合は、低オフセットのオペアンプを使用する必要があります。

整合した電流源を実現するには、（オリジナルの）RCA CA3046などのトランジスタアレイを使用します。現在、ハリスまたはインターシルによって販売されています。マッチングは5ミリボルトのエミッターベース、つまり約10％です。それ以上に、複数のエミッタストライプを使用してそれらを相互に組み合わせる方法がない場合、エミッタ縮退抵抗が必要になります。