タグ付けされた質問 「termination」

CANバスで終端抵抗を使用する理由と、その重要性を知っています。 しかし、なぜ120オームですか？この価値はどのように生まれましたか？120オームを使用する特別な理由はありますか？

32 can  termination 

低速の8ビットDDR2チップをFPGAに接続しようとしていますが、動作させるために重要な質問がいくつかあります:-) 終端抵抗器のアイデアは信号の大部分をGNDにシンクすることであり、それによって信号のごく一部のみが反射して戻ってくるのは正しいですか？複数のリマイニング反射が位相がずれて干渉が少なくなるように、より小さな値の抵抗器を2〜3個と言ってみましたか？

24 signal  termination  signal-integrity 

そこで、前回の質問で、ボード間通信のために短距離でSPIバスを使用することについて質問しました。終端抵抗を試すことをお勧めしました。目的地の近くに抵抗器を配置し（正確にはありませんが、1 cmの距離があります）、接地しました[これは終端抵抗器のフットプリントのないボードなので、即興で作らなければなりませんでした。TQFPであり、繊細なピンがあるため、抵抗をデバイスにはんだ付けできませんでした。] いくつかの基本的なテストから、1Kの抵抗でオーバーシュートがほとんど減少しないことがわかりました。470オームと180オームの方がうまく機能しました。低いほど、うまくいきました。180オームでは、オーバーシュートは約1ボルトまたはそれより少し低くなりました。残念ながら、現在のMCUはMCUが処理できる量を超えているため、それ以上のことはできません。ボードの現在のリビジョンで、330オームの抵抗を直列に使用することで問題を修正しました。これにより、オーバーシュートは3.7 Vになり、立ち上がり時間は10または11 nsでした。しかし、私は次のリビジョンで「適切な」ソリューションが本当に欲しいです。私の周波数要件は同じままです：2 MHzですが、4 MHzを好むでしょう。 だから私はここで尋ねるべきだと感じました：ボードの次の改訂では、ラインに強烈なバッファを置くべきですか？バッファを見つけることは実際には問題ではありませんが、消費電流は大幅に増加します。SPIには終端が必要な8つのデバイスがあり、常にアクティブな3つのラインがそれぞれに行きます。たとえば、SCKは8つのデバイスすべてに送信されます。各デバイスには、たとえば100オームの終端抵抗があります。つまり、12 * 3.3 / 100 = 390 mAの電流が流れます！ それで、ここで最高の頼み事は何ですか？ショットキーダイオードをクランプとして使用して「アクティブターミネーション」を行う必要がありますか？ 編集：ラインインピーダンスについて：前述したように、意図は4つの外部ボードを接続することです。パッド間の距離はすべて同じです（12インチ）。ただし、MCUと同じボード上にもデバイスがありますが、これらは終端を必要としません-長さは約1インチ（またはそれ以下）であり、オーバーシュートはほとんどありません（300またはmV）。外部ボードに向かうトレースは、同じ長さと幅の粗いものです。ボードの2番目のレイヤーは、切れ目のないグランドプレーンです。

22 spi  termination 

私は電子工学を初めて使用しますが、特にデジタル通信において、終端とは何か、なぜ終端が必要なのかを理解していません。 ありがとう

20 termination 

私が設計しているプロジェクトでは、IS42s32800（TSOP）SDRAMとLPC1788（QFP）マイクロコントローラーを使用しています。PCBには、最上層の信号層のすぐ下にグランドプレーンがあり、最下層の信号層のすぐ上にVDDプレーンがある4つの層があります。CPUとRAM間の平均トレースは60 mmで、最長のトレースは97 mm、クロックラインの長さは53 mmで、終端抵抗は実装されていません。私が興味を持っているのは、DRAMラインに終端抵抗を設けることが絶対に必要かどうかです。この設計はそれらなしでも機能しますか、それとも抵抗なしでそれを試してみてもわからないでしょうか？

20 pcb  pcb-design  sdram  termination  lpc 

RS-485を使用したラボでの実験は、かなり短いケーブルでも正常に機能することに気付きましたが、実際の設置には終端抵抗が必要です。それらの存在または不在は、ケーブル長の関数、または他の要因ですか？

13 rs485  termination 

マイクロコントローラー（ATMELシリーズ）は、SPIプロトコルを使用してスレーブデバイスと通信する必要があります。ハードウェアを設計しています。最大SPIバス速度は1 MHzです。マスターとスレーブ間の距離は50mm未満です。 Q1）このSPI速度（1MHz）での反射を回避するために、SPIバスに直列に終端を追加する必要がありますか？もしそうなら、その値をどのように計算し、どこに終端抵抗を配置すればよいですか？マスターの近くまたはスレーブの近くですか？ Q2）他のリファレンスデザインを見てきましたが、すべてのSPI信号にプルアップ抵抗を使用する場合もあれば、一部の信号（CSまたはMISO）のみに使用する場合と使用しない場合があります。SPI信号にはプルアップ抵抗が必要ですか（SPIポートはプッシュプル構成のため）？ピンがフローティングになる唯一の時間は、マイクロコントローラーが電源を取得してピンを出力として設定できるようになるまでです。それでは、プルアップ抵抗を使用する必要がありますか、またはデザインでプルアップ抵抗を使用しない場合はどうなりますか？

12 spi  pullup  termination 

Power over Ethernet（POE）PSEのBob Smith終端を検討しています。TI アプリノートには、次の終了が示されています。 しかし、TIのすべてのリファレンスデザイン（および同じドキュメントの後の図）は、2つのESDコンデンサを備えた次の終端を使用しています。 これらの回路は同等ですか？2つのESDコンデンサを使用する目的は何ですか？

11 ethernet  termination  poe 

低電圧差動信号（LVDS）バスで100Mb / sを使用する回路を設計および構築しています。これらの信号の一部は、手作りのケーブルでPCB間を移動する必要があります。問題は、ケーブルと終端の品質を確認する方法がないことです。 私が億万長者だったとしたら、高価な「スコープ」またはベクトルネットワークアナライザーを手に入れるでしょう。しかし、それに失敗した場合、反射信号またはケーブルのインピーダンスを測定する方法はありますか？ （私は150MHzの帯域幅、500MSPSのスコープを利用できます）。 追加：ET1200データシートから取得した、ワイヤーに関するデータに関する情報。 追加：残り 21時間。バウンティの最後のチャンス。誰もがインピーダンスを測定するための迅速で汚い方法を提案できますか？おそらく、ケーブルを既知の正常なケーブルと比較できるブリッジのようなものでしょうか。

11 impedance  termination  lvds 

SPIバスの物理的な接続について質問があります。 SPIマスター（PIC32デバイス）といくつかのスレーブ（この場合はPIC16デバイス）があります。私はスレーブに書き込むだけで、プロトコルはどちらがいつ何をするかを処理するので、心配するMISOまたはSS信号はなく、データとクロックラインをすべてのスレーブに並列化しています。バスの全長は数フィート（たとえば60cm）以下で、SCKを8MHzで実行しています。 これで、スレーブデバイス（実際には他のボードのインターフェイスノード）の物理的な配置は、SPIバスがマスターにループバックして、各ループの両端をそれぞれMOSIとSCKに接続できるようになっています。 次の図は、私が意味することを示しています-私は赤い点線の接続について話している-そして問題は、これを行うのは良いことかそうでないかです。 私は同じような旅をしている電源とグラウンドを持っています、そしてこれはスレーブによって引き起こされる電圧降下を最小化するので明らかに-そして明らかに-有用です。しかし、これらの信号線で同じことをするのが良いことか悪いことかは分かりません。代わりに、ある種の終端-接地への抵抗（？）-または直列抵抗を使用して反射を抑制する必要がありますか？ いわばドットをつなげて、つなげずに両方試しましたが、機能的な違いはなく、スコープにも変化はありませんが、60cmより少し長かったり、8Mhzより少し速かったら、問題がありますか？何か変更があった場合にトラブルが起こらないようにするためのアドバイスを探しています。 この質問は、60MHz SPIバス@ 8Mhzで特に私を悩ませていますが、他の状況についての一般的な原則はありますか？I2cバスのプルアップは別の場所に配置する必要がありますか？ 適切な読書資料へのリンクも歓迎します-この特定の質問をカバーするものは何も見つかりませんでした。

9 pic  spi  termination  best-practice 

Renesas RZ-A1マイクロコントローラーを搭載したPCBを設計していて、USB D +およびD-トレースが正しく行われていることを確認したい。 Googleの上位の結果の1つであるFairchildのこのアプリケーションノートでは、D +およびD-トレースのシングルエンドインピーダンスは45オームである必要があると述べています。 EEWeb Microscrip Impedance Calculatorを使用して、1oz / ft ^ 2の銅と基板の高さが0.08mmの場合、この45オームを実現するには、トレース幅を0.17mmにする必要があります。 フェアチャイルドのアプリケーションノートでは、D +およびD-ラインの差動特性インピーダンスは90オームでなければならないことも述べています。 EEWebエッジカップルドマイクロストリップインピーダンスカリキュレーターを使用すると、これを達成するには、トレース間の間隔が0.098 mmであることがわかります。 それは正しく見えますか？ 質問の次の部分-直列終端抵抗がD +およびD-に必要であることを理解しています。ルネサスRZ-A1は22オームのものをお勧めします。これらの抵抗の存在は、上記の計算に関して何かを変えますか？たとえば、抵抗はすでに22オームを提供しているので、実際には45ではなく23オームのシングルエンドインピーダンスを目指しているのでしょうか、それとも同じようなことですか？

8 usb  impedance  termination  microstrip 

TIアプリケーションノートから、オペアンプ付きのRFおよびIFアンプ： 情報筋によると、「39-pFのコンデンサーはピーキングを提供して一部の高周波ロールオフを補償しますが、それを取り除いてロールオフと共存させることでより良いIP3パフォーマンスを達成できます。」取り残されたと考えてみましょう。 2つのオペアンプステージ間の抵抗はどのような働きをしますか？の選択50 Ω50Ω50\Omega 伝送ラインについて考えさせられますが、このアンプは約300 MHzまでの使用可能な帯域幅を持っているため、波長は1メートル程度であり、ステージ間の距離よりもかなり長くなっています（デュアルオペアンプパッケージです）。したがって、ここでの反射は無視できるほど速くなります。 さらに、入力と出力はそれぞれ抵抗で終端されています。接続されたケーブルが伝送ラインと見なされるのに十分な長さであり、これらの抵抗がそのラインに終端を提供していると想定するのが妥当です。しかし、なぜで終了し、両方の端？他の回路が同じことをしていると仮定すると（入力と出力を終了する）、これは電圧を半分に減らすのに役立ちませんか？これは、アンプにとっては逆効果のようです。利点は何ですか？50 Ω50Ω50\Omega

8 operational-amplifier  amplifier  rf  termination 

PIC18F25K80マイクロコントローラーとMCP2551を使用してそれらの間で通信するCANネットワークをセットアップしようとしています。トランシーバーのCANL、CANHを接続するだけで、2つのシンプルなワイヤーをCANバスとして使用できますか？2本のワイヤーで作ったセットアップでデータを送信することさえできませんでした！それらをある程度抵抗して終了する必要がありますか？

8 can  termination