終端抵抗の仕組み。低い値を使用するとどうなりますか？

低速の8ビットDDR2チップをFPGAに接続しようとしていますが、動作させるために重要な質問がいくつかあります:-)

終端抵抗器のアイデアは信号の大部分をGNDにシンクすることであり、それによって信号のごく一部のみが反射して戻ってくるのは正しいですか？複数のリマイニング反射が位相がずれて干渉が少なくなるように、より小さな値の抵抗器を2〜3個と言ってみましたか？

伝送ラインは、コンデンサとインダクタの無限のセット（損失なし）としてモデル化できます。電線が十分に大きくなり、電線を瞬時の接続と考えることができなくなると、このモデルを使用し始めます。

一般的なアイデア

最初に、LC回路にリングがあり、別のLC回路の代わりに突然「オープン」にヒットすると、非常に高く跳ね返ります。10個のインダクタと10個のコンデンサを使用してモデルを作成する場合、これは簡単に起こります。終端に終端を配置すると、信号が減衰します。最後に完全に一致した抵抗がある場合、抵抗が電力を消費するため、オーバーシュートはゼロになります。

ソース終了

代わりに、ソースと伝送ラインの間に直列の伝送ラインと一致する抵抗を配置すると、最も効果的な終端技術の1つが得られます。この場合、ラインはターゲット電圧の1/2までしか駆動できませんが、信号はラインを下に移動し、もう一方の端でオープンに達すると（ほとんどの入力は非常に高いインピーダンスでほとんどオープンになります）、バウンスし、倍増します、そして受信機であなたに全電圧を与えます。その後、信号は逆方向に進み、ソースに到達すると抵抗器で終端します。

これはすぐには明確ではないかもしれませんが、「高速デジタル設計：ブラックマジックのハンドブック」をお勧めしますが、これは、ラインが1ポイントでほとんど駆動されず、ノイズがdV / dtの関数であることを意味します。これは、ソースでのラインのノイズのみを終端するため、非常に役立ちます。私のお気に入りの黒魔術のハンドブックを破ることを強くお勧めします。

トレースインピーダンス

ほとんどの人は、インダクタンスとキャパシタンスの簡単な方程式形式を聞いたことがあるでしょう。静電容量は面積とともに増加し、距離とともに減少します。インダクタンスはループのサイズとともに増加します。

グランドプレーン上のトレースを考えると、トレースを広げると面積は増えますが、距離は増えません。これは、インダクタンスを同じにしたまま静電容量が増加することを意味します。距離が長くなると、同じインピーダンスを維持するために、面積を大幅に増やす必要があります。

そこには多くの異なる計算機があります。私が見つかりました。一つで瞬時にGoogle検索。

インピーダンスを一致させ、終端を追加し、グランドプレーン（これらの信号線の周囲に埋め込まれたトレースはありません）の切れ目をまたぐようなブリッジングを避けるようにしてください。これにより、物理的効果がもう少し明確になることを願っています。

終了が小さすぎますか？

実際には反射が得られますが、跳ね返る代わりに跳ね返ります。開くと電圧が2倍になり、すべて後方に反射します。ショートは反対のことを行い、電圧をゼロにします。また、ドライバーからの電力吸収が大幅に増加します。

伝送ラインが、バネでつながれた吊りおもりの束であると想像してください。すべてが均一で、ラインの北端で重みを短い南向きに押して元の位置に戻すと、非常に良い波がラインを南向きに伝播します。片側から各重りにかかるエネルギーは完全に反対側に伝達されるため、波が重りを通過すると、その重さは元の位置では動かなくなります。波がラインの終わりに達するまで、すべて非常に良好です。

その時点で、次の3つの一般的なことが発生します。

1. 南側の最後のウェイトが南側に何も接続されていない状態で自由に移動できる場合、最後から2番目の波からのエネルギーを受け入れますが、押し付けるものはありません。南側から受け取らなかった北へのプッシュバックは、北側から得た南へのプッシュをキャンセルしません。したがって、重量のキャンセルされていない運動量により、重量の南側で重量が引っ張られ、北に伝播する波が開始されます。元の南北波は圧縮波であったため、開始点から少し南に移動する波になりますが、反射波は波が南に移動する張力波になります。
2. 南側の最後のウェイトの南側のスプリングが動かない壁に取り付けられている場合、壁は通常のウェイトの1つよりも強く押し戻されます。このより難しいプッシュバックにより、ウェイトは開始点に向かって波を送り返します。この新しい波は元の波と同じ圧縮波になりますが、重みは開始点から少し北に移動します。
3. 最南端のウェイトの南側のスプリングが、適切な量の抵抗を提供するものに接続されている場合、波のエネルギーはすべてその抵抗にダンプされ、反射はありません。

最後の重量にある程度の抵抗があるが、適切な量ではないシナリオは、上記の（1）と（3）、または（2）と（3）の組み合わせとして動作します。撮影するシナリオは＃3です。

インピーダンスをトレースインピーダンスに一致させます。それが反射がない理由です。それらが電流をシンクする可能性があるという事実は、単なる副作用です。これらの値は、トレースインピーダンスと、レシーバーおよびドライバーのインピーダンスに基づいて計算する必要があります。Johnson＆Grahamによる高速デジタル設計は、このトピックに関して私が推奨する本です。

複数の小さな値の抵抗は、信号を過度に減衰させます。また、ドライバーが処理できるよりも新しい可能性があります。

終端抵抗の背後にある原則は、入力のインピーダンスを伝送ライン（PCB）トレースのインピーダンスとソースに一致させることです。通常、入力ピンはCMOSであるため、入力インピーダンスが高くなります。高インピーダンスの入力ピンと並列に小さな値の抵抗を追加すると、追加した抵抗に入力インピーダンスが効果的に設定されます。出力インピーダンスは通常かなり低いため、これは便利です。低インピーダンスのマイクロストリップ伝送ラインを簡単に作成できます。

終端抵抗を使用する場合の目標は、終端抵抗を可能な限り入力ピンに近づけることです。複数の抵抗器を使用すると、抵抗器が集中素子のようにならないため、最適性が低下します。もう1つは、ターゲットインピーダンスを知る必要があるということです。インピーダンスよりも大きいまたは小さい抵抗があると、不整合が発生し、反射が発生します。

私はその仕組みを完全には知りませんが、終端抵抗の目的は、伝送経路が永遠に続くように見せることです。インピーダンスが変化すると、コネクタなどの反射、伝送経路の損傷、または（明らかに）異なるインピーダンスの経路への遷移が発生します。

低い値の抵抗を使用すると（複数の小さい値の抵抗が何を意味するのかわかりません。それらをどのような構成に配置しても、HFが広がると他の効果的な抵抗が得られます）ドライバーは通常よりも高い電力をソースおよびシンクし、損傷を引き起こす可能性があります。

反射係数は、反射波が低インピーダンス媒体への移行の結果として180°の位相シフトを有することになるので、負であろう。