タグ付けされた質問 「memory」

たとえば、PIC10F200T 単一の目的のチップでない限り、実質的にあなたが書くコードはそれよりも大きくなります。外部ストレージなどからより多くのプログラムメモリをロードする方法はありますか？私はただ興味があります、これがどのように非常に役立つかわかりません...しかし、そうでなければなりません。

67 microcontroller  pic  memory  storage 

最新のCPUは、メモリ（RAM）を含むすべての外部のものと比較して非常に高速です。 CPUクロック周波数は、電気信号がCPUからバスを介してRAMチップに行き来するまでに数クロックティックかかるポイントに達しているため、理解できます。 また、多くのレベルでの生活を複雑にします。マルチレベルキャッシュ階層は、CPUにより近いデータを配信するために構築され、チップ内の複雑な同期ロジックが必要になります。データがフェッチされる間の待機サイクルを回避するために、プログラムはキャッシュに優しい方法で作成する必要があります。 これらの問題の多くは、大量のRAMがCPUチップに直接配置されていれば回避できます。排他的な配置にする必要はありません。クラスに応じてチップに1〜4 GBを追加し、追加のメモリを個別にインストールできるようにします。 IntelやAMDなどがこれを行っていないのには十分な理由があると確信しています。これらの理由は何ですか？チップに余裕がないのですか？

55 memory  cpu 

おそらくこれは知覚上の問題ですが、マイクロコントローラーは過去20年間で飛躍的に進歩しており、ほぼすべての点で、クロック速度の高速化、周辺機器の増加、デバッグの容易化、32ビットコアなどのように思われます... RAMが数十KB（16/32 KB）で表示されることはまだ一般的です。 コストやサイズの問題に直接なるとは思えません。あるしきい値を超えるRAMコントローラーの複雑さの問題ですか？ それとも、一般的には必要ないというだけですか？ 人気のあるインターネットサプライヤのパーツマトリックスを見ると、256 KBのCortex M4が8米ドル未満で見られ、さらに数ドルでROMのないものを見つけることができますが、かなりまばらです... MBの揮発性ストレージを備えたマイクロコントローラーは必ずしも必要ではありませんが、誰かが...

39 microcontroller  integrated-circuit  memory  ram  theory 

フラッシュメモリは、メモリストレージが「劣化」するまで、100000〜1000000回だけ再プログラムできることを読んだことがあります。 他の種類のメモリではなく、フラッシュで正確にこれが発生するのはなぜですか。 編集：これが起こるのはフラッシュだけではないので、少し一般化し、この問題のあるメモリについて問い合わせたいと思います。また、これらのメモリタイプ間の摩耗は、同じ現象が原因で発生しますか？

25 memory  flash 

さまざまなタイプのデータがコンパイル後にCコードから入力されるさまざまなメモリセグメントがあります。すなわち：.text、.data、.bss、スタックとヒープ。これらの各セグメントがマイクロコントローラのメモリのどこにあるかを知りたいだけです。つまり、メモリタイプがRAM、NVRAM、ROM、EEPROM、フラッシュなどの場合、どのデータがどのタイプのメモリに入るかです。 私はここで同様の質問に対する答えを見つけましたが、彼らは異なるメモリタイプのそれぞれの内容がどうなるかを説明できませんでした。 どんな種類の助けも大歓迎です。前もって感謝します！

25 microcontroller  c  embedded  memory 

フリップフロップとラッチにはさまざまな定義があるようですが、それらのいくつかは矛盾しています。 私が教えるコースのコンピューターサイエンスの教科書は、おそらく最も紛らわしいものです（実際、この本には信仰がほとんどありません。 少なくとも論理ゲートとタイミング図に関して、ラッチ（SR、ゲートSR、ゲートD）の動作、およびレベルトリガーデバイスとエッジトリガーデバイスの違いに満足しています。しかし、私はまだフリップフロップとラッチの簡潔な定義を探しています。 これは私がこれまでのところ信じていることです： 「フリップフロップは、1ビットを格納できるエッジトリガー型の双安定デバイスです」。 「ラッチは、1ビットを格納できるレベルトリガーの双安定デバイスです。」 私はこのことについてこのウェブサイトの以前の投稿を見てきましたが、それらは啓発的であると同時に、決定的なものを探しています。 確認したい私の現在の理解は、下の図にあります… 私が理解しているのは、レベルトリガーゲーテッドDラッチの2つの実装です。 これらの下にはポジティブエッジディテクターがあり、NOTゲートがローからハイへの変化入力、つまり立ち上がりエッジ（赤は1、青は0）にまだ応答していない短い瞬間にあります。 最後の図では、エッジ検出器は日付の付いたDラッチに取り付けられており、これがフリップフロップになっています。 最後の図は本当にフリップフロップですか、それとも単なるラッチですか？ そして、なぜこのデバイスがはるかにシンプルであるため、マスタースレーブバージョンが必要なのですか？

25 digital-logic  circuit-analysis  memory  flipflop  latch 

いくつかの既知の機能を備えた組み込みプロジェクトを開始するとします。マイクロコントローラーを選択するとき、必要なRAMの量をどのように選択しますか？ 開発者ボードを使用して、最初にプロジェクトをコーディングし、使用したメモリ量を確認してから、そのメモリに適合する適切なマイクロコントローラを選択しますか？ プロトタイプ用に頑丈なマイクロコントローラーを選んで、実際の製品ができたらスケールダウンしますか？ 十分であると確信しているものを選んでいますか、スペースが足りない場合は、より高いメモリ密度のものにアップグレードしてください。 グッドプラクティスと見なされるものは何ですか？

24 microcontroller  embedded  design  memory 

非同期シリアル通信は今日でも電子機器に広く普及しているため、私たちの多くはそのような質問に時々出くわしたと思います。電子デバイスDと、PCシリアル回線（RS-232または同様のもの）で接続され、継続的に情報を交換する必要があるコンピューターを検討してください。すなわち、PCそれぞれコマンドフレームを送信しており、それぞれステータスレポート/テレメトリーフレームで応答しています（レポートはリクエストへの応答として、または独立して送信できます-ここでは実際には関係ありません）。通信フレームには、任意のバイナリデータを含めることができます。通信フレームが固定長パケットであると仮定します。X msDY ms 問題： プロトコルは継続的であるため、受信側は同期を失ったり、進行中の送信フレームの途中で「結合」したりする可能性があるため、フレームの開始（SOF）がどこにあるかはわかりません。Aデータは、SOFに対する相対的な位置に基づいて異なる意味を持ち、受信したデータは破損する可能性があり、永久に破損する可能性があります。 必要なソリューション 短い回復時間でSOFを検出するための信頼性の高い区切り/同期スキーム（つまり、再同期に1フレーム以上かかることはありません）。 私が知っている（そして使用している）既存のテクニック： 1）ヘッダー/チェックサム -事前定義されたバイト値としてのSOF。フレームの最後のチェックサム。 長所：シンプル。 短所：信頼できません。不明な回復時間。 2）バイトスタッフィング： 長所：信頼性が高く高速な回復で、どのハードウェアでも使用可能 短所：固定サイズのフレームベースの通信には適していません 3）9番目のビットマーキング -各バイトに追加ビットを追加します。SOFでマークされたSOF 1とデータバイトには次のマークが付けられ0ます。 長所：信頼性が高く、高速な回復 短所：ハードウェアサポートが必要です。ほとんどのPCハードウェアおよびソフトウェアでは直接サポートされていません。 4）8番目のビットマーキング -上記の一種のエミュレーション。9番目ではなく8番目のビットを使用し、各データワードに7ビットのみを残します。 長所：信頼性の高い高速リカバリは、どのハードウェアでも使用できます。 短所：従来の8ビット表現と7ビット表現の間のエンコード/デコードスキームが必要です。やや無駄だ。 5）タイムアウトベース -定義されたアイドル時間の後に来る最初のバイトとしてSOFを想定します。 長所：データオーバーヘッドなし、シンプル。 短所：それほど信頼できません。Windows PCなどのタイミングの悪いシステムではうまく動作しません。潜在的なスループットのオーバーヘッド。 質問： 問題に対処するために存在する他の可能な技術/解決策は何ですか？上記のリストで簡単に回避できる短所を指摘できますか？システムプロトコルをどのように設計しますか（または設計しますか）？

24 serial  communication  protocol  brushless-dc-motor  hall-effect  hdd  scr  flipflop  state-machines  pic  c  uart  gps  arduino  gsm  microcontroller  can  resonance  memory  microprocessor  verilog  modelsim  transistors  relay  voltage-regulator  switch-mode-power-supply  resistance  bluetooth  emc  fcc  microcontroller  atmel  flash  microcontroller  pic  c  stm32  interrupts  freertos  oscilloscope  arduino  esp8266  pcb-assembly  microcontroller  uart  level  arduino  transistors  amplifier  audio  transistors  diodes  spice  ltspice  schmitt-trigger  voltage  digital-logic  microprocessor  clock-speed  overclocking  filter  passive-networks  arduino  mosfet  control  12v  switching  temperature  light  luminous-flux  photometry  circuit-analysis  integrated-circuit  memory  pwm  simulation  behavioral-source  usb  serial  rs232  converter  diy  energia  diodes  7segmentdisplay  keypad  pcb-design  schematics  fuses  fuse-holders  radio  transmitter  power-supply  voltage  multimeter  tools  control  servo  avr  adc  uc3  identification  wire  port  not-gate  dc-motor  microcontroller  c  spi  voltage-regulator  microcontroller  sensor  c  i2c  conversion  microcontroller  low-battery  arduino  resistors  voltage-divider  lipo  pic  microchip  gpio  remappable-pins  peripheral-pin-select  soldering  flux  cleaning  sampling  filter  noise  computers  interference  power-supply  switch-mode-power-supply  efficiency  lm78xx 

アップグレード時にMacBook Proから取り外した2 GBのRAMモジュールが2つあります。これらは、たとえばArduinoで使用できるのかと思っていました。とにかくこれを実際に試してみるには初心者が多すぎますが、それが可能なのか、それともマイクロコントローラーが対処するにはメモリが多すぎるのか興味があります。

20 arduino  microcontroller  memory 

私はついにZ80メモリボードを完成させましたが、カウンターが正常にインクリメントするのではなく、制御不能になったため、正しく動作していなかったこと（いくつかのLEDに接続されたアドレスラインを使用した単純なNOPテスト）に失望しました。しかし、私はあきらめる人ではなく、短絡およびすべての適切な接続を明らかにするための約30分間の連続テストの後、すべての0が保存された状態でSRAMチップの電源が入っているかどうかを最終的に確認することを考えました。SRAM（私の特定のチップではない不揮発性でない限り）が電力を失うとその内容をすべて失うことをよく知っていますが、それが回復すると0で満たされる（つまり「空」）といつも思っていました。パワー。私が使用しているSRAMは、電源がリセットされるたびに1と0でランダムに満たされているようです。データを一切覚えていません。しかし、空の読み込みではありません。これは、SRAMがどのように機能するべきかを知りたいのですが、電源投入時にすべての0をRAMにロードするために、ROMに小さなプログラムを書き込むだけでよいので、実際には問題ではありません。ありがとう！ 編集：ROMを使用してSRAMに0をロードした後、システムが正常に動作したことを言及するのを忘れていたので、これは実際に問題でした。

19 digital-logic  memory  reset  sram  z80 

EEPROMのウィキペディアページ：http : //en.wikipedia.org/wiki/EEPROMでは、「パラレルEEPROMデバイスには通常、8ビットのデータバスと、メモリ全体をカバーするのに十分な幅のアドレスバスがある」と記載されています。 「シリアルEEPROMと比較した場合、パラレルEEPROMの動作は簡単で高速です」。その場合、なぜシリアルEEPROMはパラレルEEPROMよりも普及しているのですか？

17 serial  i2c  memory  eeprom 

1970年代に、テキサスインスツルメンツは、GRAM（および同等の読み取り専用GROM）と呼ばれる、現在製造中止になっている製品群を持っていました。チップに2バイトのアドレスを送信して操作を開始すると、読み取りまたは書き込みピンをパルスするたびに、バスを使用してバイトを読み取りまたは書き込みし、内部アドレスカウンターをインクリメントします。その結果、標準のパラレルメモリチップとほぼ同じ速度（少なくともシーケンシャルアクセス操作）のメモリチップが得られましたが、必要な日のその他の同様のメモリは28ピンパッケージではなく、16ピンパッケージしか必要ありませんでした。 。 今日、同様のアプリケーションでは、おそらくほとんどの場合、SPIアクセスシリアルメモリを使用しますが、問題はそのようなメモリが非常に遅いことです（ほとんどの場合、最大スループットは約20メガビット/秒です。しかし、私はそれよりも速いことを発見していません）一方で、それらのTIパーツの最新の同等品はそれよりはるかに速く、100 + Mbit / sのアクセスを簡単に許可できます。 まだ生産段階にあり、TIチップと同様に動作するものはありますか？私が今日見つけることができる最も近いものは、カスタム目的の部品です。たとえば、VLSI VS23S010Dは、私が探しているインターフェイスの種類をサポートするメモリデバイスと、最大48ピンのピンカウントを搭載するディスプレイドライバを組み合わせたものです。理想的には、14ピンまたは16ピンパッケージで何かを探しています（14が現実的な最小値-2倍の電力、8倍のデータ、クロック、アドレス選択、読み取りバイト、書き込みバイトだと思います）。

16 integrated-circuit  memory  component-selection 

特定のCPUキャッシュメモリが他のCPUキャッシュメモリよりも高速である理由を理解しようとしています。キャッシュメモリをメインメモリなどと比較すると、メモリの種類（SRAMとDRAM）に違いがあり、アクセス速度に影響を与える可能性のあるローカリティの問題（オンチップとメモリバスを横断する必要がある）があります。しかし、L1とL2は一般に同じチップ上、または少なくとも同じダイ上にあり、同じタイプのメモリだと思います。それでは、なぜL1の方が速いのでしょうか？

14 memory  cpu  cache 

Atmega16データシートには、 a）16 Kバイトのインシステムセルフプログラム可能なフラッシュプログラムメモリおよびb）512バイトのEEPROM。 マイクロコントローラーには、EEPROMテクノロジーとフラッシュテクノロジーを介してプログラムできる2つのROMを搭載できますか？ または、データシートからの私の推論（上記のように）は間違っていますか？ 私たちのプログラムはなぜ誰かがEEPROMを必要とするのかよりもフラッシュメモリに保存されていることを知っていますか？プログラム用のフラッシュメモリがある場合、その用途は何ですか？ また、「In-System Self-programmable」という用語について説明することもできます 私が知っていること：EEPROMはバイト単位でデータを書き込むことができますが、フラッシュテクノロジーはデータのブロックでプログラムを書き込むことができます。

14 microcontroller  memory  flash  eeprom 

できるだけシンプルなコンピューターを構築したいと思います。私は速度やストレージを気にしません。確かに、低速で低ストレージであることは、トランジスタ（理想的にはリレー！）で構築したいので大きな利点です。また、各状態にLEDが必要です。各クロックサイクルの実行を確認できるように、カメラをホストするRaspberry Piを介してプログラムされます（はい、GHzではなくHzで実行されます）。学校が設計を理解し、改善し、部品を購入できるようにすることを目的としたオープンな設計になります。そのため、総予算は400ポンド以下、できれば100ポンド程度でなければなりません。 私はこれを長年にわたって研究してきましたが、CPU（最小レジスタ、DIPスイッチのマイクロコード、トランジスタカウントを減らすためのビットシリアルロジック/算術演算）について良いアイデアを持っています。私が理解できないのは、メモリを取得する方法です。1024〜8096ビットが欲しいです。 私が思いつくのは、コンデンサの64 x 64グリッドへのアクセスを提供する2つの6ビットone-of-nデコーダーです。彼らは彼らの中に料金を持っているか、持っていないかのどちらかであり、読書はその状態を強化するでしょう。この「DRAM」のリフレッシュは数分または数分であるため、コンデンサにはLEDがありません（これは状態を表示しない唯一の部分であるため残念です）。 他のアイデアには、何らかの形式のテープドライブ（コンパクトカセットメカニズム：優れたストレージ、複雑すぎ、シークなし）、ドラムメモリ（豆缶の周りのテープ：メカニックが動作するのが難しすぎる）、メカニカルメモリ（バイクホイールとボールベアリング：ビットエラーが多すぎる）、コアメモリ（大きなハードフェライトコア：必要な規模に達するには依然として非常に注意が必要）、テープ/カード（テープリーダーを購入できますか）、2進数の穴の開いたディスク、および磁気ディスクストレージ用のメモリ（構築するには複雑すぎます）。 最終的には、CPUとメモリのすべての部分が「見える」学年に構築できる設計を公開することで、命令フェッチ、マイクロコードへのデコード、およびデコード/レジスタアクセス/ロジックのアドレス指定を確認できます。数分で起こります。 本当に安価なメモリ（<<£100）のアイデアがあり、それが正確にどのように機能するかが明確な場合は、教えてください。 トニー PSの現在のプレイ状態はhttp://www.blinkingcomputer.org/にあります

13 transistors  digital-logic  components  memory  cpu