多数のピンのない並列RAM

1970年代に、テキサスインスツルメンツは、GRAM（および同等の読み取り専用GROM）と呼ばれる、現在製造中止になっている製品群を持っていました。チップに2バイトのアドレスを送信して操作を開始すると、読み取りまたは書き込みピンをパルスするたびに、バスを使用してバイトを読み取りまたは書き込みし、内部アドレスカウンターをインクリメントします。その結果、標準のパラレルメモリチップとほぼ同じ速度（少なくともシーケンシャルアクセス操作）のメモリチップが得られましたが、必要な日のその他の同様のメモリは28ピンパッケージではなく、16ピンパッケージしか必要ありませんでした。 。

今日、同様のアプリケーションでは、おそらくほとんどの場合、SPIアクセスシリアルメモリを使用しますが、問題はそのようなメモリが非常に遅いことです（ほとんどの場合、最大スループットは約20メガビット/秒です。しかし、私はそれよりも速いことを発見していません）一方で、それらのTIパーツの最新の同等品はそれよりはるかに速く、100 + Mbit / sのアクセスを簡単に許可できます。

まだ生産段階にあり、TIチップと同様に動作するものはありますか？私が今日見つけることができる最も近いものは、カスタム目的の部品です。たとえば、VLSI VS23S010Dは、私が探しているインターフェイスの種類をサポートするメモリデバイスと、最大48ピンのピンカウントを搭載するディスプレイドライバを組み合わせたものです。理想的には、14ピンまたは16ピンパッケージで何かを探しています（14が現実的な最小値-2倍の電力、8倍のデータ、クロック、アドレス選択、読み取りバイト、書き込みバイトだと思います）。

適切な標準ソリューションは、おそらくQSPI（QPIまたはSQIとも呼ばれます）です。SPIインターフェースの拡張ですが、各方向の単一信号（MISO / MOSI）の代わりに4（クアッド、頭字語でQ）データビット（IO0 / IO1 / IO2 / IO3）を使用します。

そのため、チップは非常に小さく（通常SO-8）、インターフェイスは非常に効率的です。各読み取りまたは書き込みコマンドのアドレスを送信する必要がありますが、その後、各クロックサイクルで4ビットのバーストで複数バイトを読み取ることができます。フラッシュの最大クロック速度は通常、最大104MHzです。デュアルデータレートシグナリングを使用して、さらに高速化できます（各クロックエッジで4ビット、立ち上がりと立ち下がりの両方：各クロックサイクルで8ビット-通常、このモードではフラッシュチップは80MHzで最大になります）。

チップのデータシートには、各信号の正確な意味/使用法に関するすべての詳細が記載されています。説明のため、読み取りコマンドのタイミング図を次に示します（シングルデータレートモードで、このデータシートから取得）。

ここでは、最初のバイトを取得するために14クロックサイクルが必要であることがわかります（80MHzでは、175nsのアクセス時間を意味します）。ただし、さらにバイトが必要な場合は、バイトあたり2サイクル（25ns）を追加するだけです。したがって、バーストで読み取ると、通常の70nsまたは45nsのフラッシュパラレルチップよりもはるかに高速になります。

このインターフェイスを使用すると、多くのメーカーのNORフラッシュパーツを簡単に見つけることができます。そのパフォーマンス（最大速度、ダミーサイクルカウント）と機能（クアッドI / OまたはデュアルI / O、DDRサポート）は異なるため、データシートを確認してください。

RAMを見つけるのはもう少し難しくなりますが、特にMicrochip（23LC512など）、ON semi（N01S818HAなど）およびISSI（IS62WVS2568GBLL-45など）から入手できます。ただし、フラッシュよりも低速です。しかし、上記で提案したISSIは、最初のバイトに11クロックを必要とする最小読み取りサイクルのように見えますが、依然として45MHz（単一データレート）まで上がります。別の言い方をすれば、200ns +バイトあたり45ns（180Mbit / sスループット）であり、これは悪くはなく、指定したGRAM速度を超えています。

また、多くのハイエンドMCU（NXP、STなど）がハードウェアでこのインターフェースをサポートしていることに注意してください。

^{私はこれを別の回答として投稿していますが、これはまったく異なるものだからです。}

あなたの説明にうまく合う別の、しかしあまり一般的でないインターフェースがあります：Cypressによって設計されたHyperBus（それはプロプライエタリです）。

これは、はるかに高速（最大166MHz）のDDRと8ビットバスを使用します。そのため、2666 Mbit / s（すごい！）に達する可能性があり、QSPIがはるかに遅れています。また、SRAMではなく高密度DRAM向けに設計されているため、8M x 8チップを見つけることができます（VSSI QSPI SRAMは他の記事で言及した256k x 8に対して）。12個の信号のみを使用します（電源電圧は除く）。

ISSIのHyperRAM製品IS66WVH8M8ALLを次に示します。HyperFlash製品もあります。

しかし、私たちは別のカテゴリーの製品を扱っています。それはより高価で、容易に調達できず、チップは通常BGAであり、インターフェースはもう少し複雑です（高速とDDRのため）。また、これをサポートするMCUの数も少なくなりました。