タグ付けされた質問 「driver」

より多くの電流または電圧で、またはより長い距離を超えて信号を送信するチップまたは回路。


5
なぜ共通のエミッターでLEDを駆動するのですか?
私は初心者向けのチュートリアルを見ましたが、十分な電流駆動なしで何かからLEDを駆動する方法はこれです: (オプションA) しかし、これはなぜですか: (オプションB) オプションBには、オプションAよりもいくつかの利点があるようです。 少ないコンポーネント トランジスタは飽和せず、ターンオフが速くなります ベース電流は、ベース抵抗を暖める代わりに、LEDで有効に使用されます。 オプションAの利点はほとんどないようです。 負荷を供給レールに近づけます しかし、VccがLEDの順方向電圧よりも大幅に大きい場合、これはほとんど問題になりません。それでは、これらの利点を考えると、なぜオプションAが好まれるのでしょうか?私が見落としているものは?
52 led  transistors  driver  bjt 

2
USBデバイスが480 MBit / sより遅いのはなぜですか
動機 480 MBit / sの信号速度で、USB 2.0デバイスは最大60 MB / sでデータを送信できるはずです。しかし、今日のデバイスは[ Wiki:USB ] を読んでいる間、30-42 MB / sに制限されているようです。これは30%のオーバーヘッドです。 USB 2.0は、10年以上にわたって外部デバイスの事実上の標準となっています。USBインターフェースの初期から最も重要なアプリケーションの1つは、ポータブルストレージです。残念ながら、USB 2.0はこれらの帯域幅を必要とするアプリケーションの速度を制限するボトルネックであり、たとえば今日のHDDは90 MB / s以上の連続読み取りが可能です。市場での長いプレゼンスとより高い帯域幅に対する絶え間ないニーズを考慮すると、USB 2.0エコシステムは長年にわたって最適化され、理論上の限界に近い読み取りパフォーマンスに達すると予想されるはずです。 この場合の理論上の最大帯域幅はどれくらいですか?すべてのプロトコルにはUSBを含むオーバーヘッドがあり、公式のUSB 2.0規格によると53.248 MB / s [ 2、表5-10]です。つまり、理論的には、今日のUSB 2.0デバイスは25%高速になる可能性があります。 分析 この問題の根本に近い場所に到達するために、次の分析では、ストレージデバイスからシーケンシャルデータを読み取り中にバス上で何が起こっているかを示します。プロトコルはレイヤーごとに分類されており、バルクアップストリームデバイスの最大理論値が53.248 MB / sである理由について特に興味があります。最後に、追加のオーバーヘッドのヒントを提供する可能性のある分析の制限について説明します。 ノート この質問では、10進数のプレフィックスのみが使用されます。 USB 2.0ホストは、複数のデバイス(ハブ経由)およびデバイスごとに複数のエンドポイントを処理できます。エンドポイントはさまざまな転送モードで動作できます。ホストに直接接続され、高速モードでアップストリームバルクエンドポイントを介してフルパケットを継続的に送信できる単一のデバイスに分析を制限します。 フレーミング USB高速通信は、固定フレーム構造で同期されます。各フレームの長さは125 usで、フレーム開始パケット(SOF)で始まり、フレーム終了シーケンス(EOF)によって制限されます。各パケットはSYNCで始まり、EOF(End-Of-Packet)で終わります。これらのシーケンスは、わかりやすくするために図に追加されています。EOPはサイズが異なり、パケットデータに依存します。SOFの場合、常に5バイトです。 新しいタブで画像を開くと、拡大版が表示されます。 取引 USBはマスター駆動型のプロトコルであり、各トランザクションはホストによって開始されます。SOFとEOFの間のタイムスロットは、USBトランザクションに使用できます。ただし、SOFとEOFのタイミングは非常に厳密であり、ホストは空きタイムスロット内で完全に完了できるトランザクションのみを開始します。 関心のあるトランザクションは、成功したバルクINトランザクションです。トランザクションはトッケンパケットINで始まり、ホストはデータパケットDATA0 / DATA1を待機し、ハンドシェイクパケットACKで送信を確認します。これらすべてのパケットのEOPは、パケットデータに応じて1〜8ビットです。ここでは最悪のケースを想定しました。 これら3つのパケットのそれぞれの間で、待ち時間を考慮する必要があります。これらは、ホストからのINパケットの最後のビットとデバイスのDATA0パケットの最初のビットの間、DATA0パケットの最後のビットとACKパケットの最初のビットの間にあります。ホストはACKを送信した直後に次のINの送信を開始できるため、これ以上の遅延を考慮する必要はありません。ケーブル伝送時間は最大18 nsと定義されています。 …


3
ドライバーを書くことを学ぶためのリソースはありますか?
私は一般にハードウェアと組み込みシステムの設計にかなりの経験がありますが、オペレーティングシステム用のドライバーを作成したことはありません。 優れた書籍は私にとって興味深いものですが、オペレーティングシステム用のドライバーを設計および実装するために知っておくべき良いガイドを提供しますが、良いガイド、できればオンラインがあるかどうかを知りたいです。 これにはおそらく人々が私を撃つでしょう、そしてそれがどのOSに基づいていても良いガイドを見たいと思いますが、私はほとんどの人が事実であるため、ウィンドウベースのガイドを見たいです私は窓がある製品を売るでしょう。 これを明確にするために追加できる追加情報があるかどうかをお知らせください。
26 driver 

4
「MOSFETドライバー」ICの目的は何ですか
利用可能な専用の「MOSFETドライバ」ICがあります(ICL7667、Max622 / 626、TD340、IXD * 404)。また、IGBTを制御するものもあります。これらの実用的な目的は何ですか?スイッチング速度を最大化すること(ゲート容量を駆動すること)がすべてですか、それとも他の動機がありますか?

4
ダイオードはHブリッジDCモータードライバーをどのように保護しますか?
この回路や類似の回路(リレー回路を駆動するなど)のこれらのダイオードが、コイルのインダクタンスによって蓄積されたエネルギーからコントローラー回路を保護する方法を私は本当に理解していません。誰かがそれをグラフィカルに説明できたら本当に感謝しています。(つまり、ダイオードが電流をブロックする方法など) この回路に関する2番目の質問はコンデンサです。ない場合はどうなりますか?

4
ハーフブリッジ回路のハイサイドMOSFETがオンになったときの深刻なリンギング
ハーフブリッジ構成の2つのIRF3205(55V、8mΩ、110A)パワーMOSFETを駆動するIR2113ハイサイドおよびローサイドゲートドライバーを備えたPCB(プロトタイピングビルディングブロックとして使用)を設計しました。 物理的なセットアップの写真 負荷で回路をテストすると、ハイサイドがオンになるたびに、ローサイドがきれいに切り替わる一方で、ハーフブリッジ(X1-2)の出力に多くのリンギングがあることがわかりました。入力波形のデッドタイム設定をいじってみて、負荷(X1-2からX1-3に接続された同期バックコンバーターをシミュレートする直列の電力抵抗器を持つインダクタ)を削除しても、このリンギングは減少しませんでした。以下の測定は、負荷が接続されていない状態で行われました(オシロスコープのプローブを除き、X1-2には何もありません)。 どうやら寄生インダクタンスと寄生容量はそれを引き起こすのに十分ですが、なぜローサイドが同様に機能するのかわかりません。私にとって、両方のゲート駆動波形は十分にきれいに見え、電圧はMOSFETのしきい値電圧をかなり速く遷移します。切り替え時にシュートトラフは存在しません。問題の考えられる原因は何ですか?また、症状を軽減するためにどのような対策を講じることができますか? ここや他のサイトには非常によく似た質問がたくさんあることを知っていますが、投稿された回答は私の特定の問題には役に立たないことがわかりました。 編集 入力(X1-1〜X1-3)に2200uFの電解コンデンサがあり、トランジェントとノイズを抑制しましたが、高周波を抑制することは明らかにできませんでした。電解コンデンサと並列に100nFコンデンサ(Andy akaの回答で提案されている)を追加すると、出力(X1-2からグランド)のリンギングが半分に減少し、電源(X1-1からグランド)のリンギングが1倍減少しました10。

3
1000 rpmを超えるステッピングモーターを駆動することは可能ですか?
どうすればこれを達成できますか? この目標を達成するための回路を設計するために留意しなければならないステッピングモーターの事実と原則は何ですか? このタスクを達成するために利用可能な既製/オープンソースの代替手段と回路はありますか? ギア付きおよびギアなしステッピングモーターの設計にアプローチする必要がありますか?

2
わずか540ピンで1080pを駆動する方法は?
モニターから開始する3DシステムVG248QEをハックしようとしていました。私はそれをLCDマトリックスとドライバーに分解しました。これは1080p(1920 x 1080)モニターなので、少なくとも1080(行)+ 1920(列)= 2000ピンがLCDドライバーからLCDマトリックスに配線されると予想していました(RGBもカウントしていません!)。しかし、LCDマトリックスに行く6 x 90 = 540ピンがあり、LCDマトリックスにコンポーネント(deMUX、MUXなど)が表示されませんでした。 オンラインでドライバーチップを探しましたが、何も見つかりませんでした(データシートはありません!)。 問題は、ドライバーがどのように少ないピンで非常に多くのピクセルを駆動するのかということです。LCDマトリックスに埋め込まれたMUXは表示されませんか?または、私が行方不明になっているものが他にありますか? VG248QEはLCDオーバードライブ方式を使用して1msのLCD立ち上がり/立ち下がり時間を達成し、このチップを複数レベルの電源(+/- 40V、30V、15V ...)に使用してオーバードライブします。
16 lcd  driver  monitor 

5
サインを使用して50W-250W超音波トランスデューサーを駆動する:クラスB 135KHzモノリシックパワーアンプICはありますか?
私のプロジェクトでは、トランスデューサーの共振周波数の+/- 2%をスイープする正弦波(/のこぎり)スイープジェネレーターから中出力の超音波圧電トランスデューサーを駆動する必要があります。 質問:かなり低い歪み(5-10%)で、DDSで生成された整形信号からこれらのトランスデューサーを駆動するための最も簡単なオプションは何ですか? トランスデューサーを直接駆動するために、多くのヒートシンクを備えた高電圧レールからパワーアンプICを使用します 電力増幅器ICを使用し、次に(?)トランジスター電流増幅段を使用し、次に適切な(識別が必要な)ステップアップトランスを使用してトランスデューサーを駆動します。 ヒートシンクをあまり必要としない、ある種の(識別が必要な)クラスD高出力アンプICを使用します(編集: 解決策ではありません。注7を参照)。 その他のオプション 編集:以下の提案からパラメータと制約を満たす市販のOEMアンプモジュールを特定します。 更新: [2012年10月15日]上記のオプション5は、適切なOEMモジュールまたは2つを指摘できれば最良の答えのようです-これまでの私の研究では見つかりませんでした。したがって、質問を開いたままにします。 掃引波形の生成は、DDS IC、AD9850、ここのデータシートを介して行われます:AD9850 CMOS 125 MHz Complete DDS Synthesizer 私が利用できるトランスデューサーの1つ:5938D-25LBPZT-4(超音波ランジュバントランスデューサー) 共振周波数:25 KHz 共振インピーダンス:10-20オーム 静電容量:5400 pf +/- 10% 入力電力:60W データシート:見つけてほしい! トランスデューサーは、ケースごとに20KHzから135KHzに変更し、それぞれ50〜250ワットの範囲で、上記のデザインと同様です。 これらのトランスデューサーで私が見たドライバーの設計では、通常、スイッチングを使用します。つまり、方形波を使用してMOSFETを駆動し、場合によってはVpp 100vで駆動します。(これらのデバイスはそのような電圧を必要としますか? 編集:明らかにそうです) 一部のドライバーは、調整されたフィルターを使用して、波形を正弦波またはその近似値に整形します。 残念ながら、これは私の目的には機能しません-プロジェクトは、最初に20-135KHzの全範囲にわたって接続されたトランスデューサーの共振周波数を検出し、次に各共振周波数を最初に正弦波でスイープする単一のデバイスです(編集:この要件を実行不可能として削除します。その後、指定された出力で、通常はトランスデューサの定格出力の約半分の鋸歯状信号)。 したがって、私が探しているのは、これらのDDS波形を変換器に渡すための適切なプロトタイプに優しいアプローチを提案するこのコミュニティの知恵です。皆さん、ありがとうございました! 受け取ったコメントと応答に基づいていくつかのメモを追加しました。 波形の精度は超臨界ではなく、5%の歪みは非常に許容されます。アンプ段での消費による熱の問題と電力の浪費は大きな懸念事項です。少なくともプロトタイプ段階が終わるまで、コストは重要な関心事です。 要件に合ったビルド済みのOEMアンプモジュールが最善の策であることが示唆されています。それはアピールしますが、私は私の質問で提案した選択肢に加えて、代替案を検討し、まだ答えを受け入れていないことを期待しています。 50ワット出力でも20KHzから135KHzの周波数範囲をカバーするOEMモジュールはまだオンラインにありません。応答で提案されているものは3.5KHz用に設計されており、そのスイッチング周波数は100KHzです。(この要件を削除しました: また、大まかな精度でノコギリ波を処理するために、それよりもはるかに高い帯域幅を必要としないでしょうか?ノコギリ波の要件をスキップし、ノコギリ波またはその他任意波形送達は、合理的なコストで達成できないような回答者によって見られています。) 新しい推奨アプローチは、フィードバック付きのクラスBです。言及された警告は、このアンプ段での高い損失です。だから私の質問に2つの付属物: 希望の周波数範囲(20 KHzから135 KHz、のこぎり波をあきらめる)と所要電力(最大50ワット)をカバーするモノリシッククラスBアンプICはありますか? そのようなクラスBステージで予想される熱放散の範囲は、トランスデューサーへの予想される電力供給の割合として何ですか? 新しいクラスDアンプ、モノリシックまたはOEMについて:彼らは、合理的なTHDと100-135KHzの正弦波をサポートするために、800kHzのまたはそれ以上のオーダーのスイッチング周波数を使用する必要があります。5%の歪み要件の場合、スイッチング周波数はさらに高くする必要があります。このような高いスイッチング周波数のクラスDパワーアンプは存在しないようです。

2
MOSFETゲート駆動能力とは何ですか?なぜそれを気にしますか?
この回路には「ゲート駆動能力が低い」と誰かが言った: この回路のシミュレーション – CircuitLabを使用して作成された回路図 それはどういう意味ですか?M1の負荷としてLEDを使用してテストしましたが、マイクロコントローラーは正常にオンとオフを切り替えることができます。どのような状況下で、ドライブ能力の低下が問題になりますか?どうすれば改善できますか?

4
Totem Pole Driversを使用しない場合
回路の設計中にトーテムポールドライバーを使用するのが不適切な場合 すなわち。次の場合にトーテムポールドライバーを使用しない
13 driver 

4
真空蛍光ディスプレイ(VFD)で助けが必要
古いコンポーネントのあるボックスで、16文字、19セグメントのFutaba VFDを見つけました。 私はそれを「何か」に使用したいのですが、そのようなディスプレイを駆動する最も霧深い方法はありません。フィラメントでさえ、私には未知の要因です。このデバイスは、少なくとも90年代初期からのものです。当時はそのためのドライバーがあったと思いますが、この種のディスプレイがまだ設計されているかどうかはわかりません。そのため、ドライバに関する情報は、全体に関するいくつかの概略図と同様に便利です(つまり、ドライバ電圧に対してフィラメントが必要とする電圧は?)
12 driver 

2
ラインバッファをグランドに接続するのは良い考えですか?
簡単な質問がありました。 私は74VHC125BQ、115を扱っていますが、ラインドライバーのいずれも使用しません。残りはUARTに接続されます。だから、私は最後のもので何をすべきかと思っています。入力を接地することをお勧めしますか、それともフローティングのままにしてください。 ヘルプに感謝します

弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.