タグ付けされた質問 「decoupling-capacitor」

PCBレイアウトの詳細に関しては、私は幾分無知だったと思います。最近、私はまっすぐで狭い私を導くために彼らのベストを尽くすいくつかの本を読みました。ここに、最近の私の取締役会の例をいくつか示します。私は、3つのデカップリングキャップを強調しました。MCUはLQFP100パッケージで、キャップは0402パッケージで100nFです。ビアはグランドと電源プレーンに接続します。 トップキャップ（C19）は、ベストプラクティスに従って配置されています（私が理解しているとおり）。他の2つはそうではありません。私は問題に気づいていません。しかし、それでも理事会は研究室の外に出たことはありません。 私の質問は次のとおりだと思います。トラックが短い限り、重要ですか？ Vrefピン（ADCの基準電圧）にも100nFのコンデンサがあります。Vref +は、オンボードTL431シャントレギュレータから供給されます。Vref-はグランドになります。シールドやローカルアースなどの特別な処理が必要ですか？ 編集 素晴らしい提案をありがとう！私のアプローチは、常に切れ目のないグランドプレーンに依存することでした。グランドプレーンのインピーダンスは可能な限り低くなりますが、このアプローチは高周波信号に対しては単純すぎます。MCUの下にローカルグランドとローカル電源を追加することで、簡単に突き刺しました（この部品は100MHzで動作するNXP LPC1768です）。黄色のビットはデカップリングキャップです。並列キャップについて見ていきます。ローカルグランドと電源は、示されている場合、GND層と3V3層に接続されます。 ローカルのグランドと電源は、ポリゴンで作られています（注ぐ）。「トラック」の長さを最小化するための主要な再ルーティング作業になります。この手法により、パッケージの下およびパッケージ全体にルーティングできる信号トラックの数が制限されます。 これは受け入れられるアプローチですか？

222 pcb  layout  decoupling-capacitor 

デカップリングコンデンサ（または、以下のリンクで言及されている平滑コンデンサ）とは何ですか？ 必要かどうか、必要な場合、どのサイズでどこに行く必要があるかを知るにはどうすればよいですか？ この質問は、VCCとGNDの間に1つを必要とする多くのチップに言及しています。特定のチップが1つであるかどうかを知る方法 うSN74195Nアルドゥイーノで用いられる4ビット並列アクセス・シフト・レジスタは、いずれかが必要？（現在のプロジェクトを例として使用するため）なぜですか？ 抵抗器の基本と使用される場所、その場所で使用される値などを理解し始めているように感じます。また、コンデンサも基本レベルで理解したいと思います。

190 capacitor  decoupling-capacitor 

タブレットメインボードのコンポーネントレベルの修復を行いますが、これまでのところ、サムスンタブレットメインボードの2つの異なるモデル（SM-T210、SM-T818A）でこの不可解な状況を見てきました。PCB上には、両端のグラウンドプレーンに明確に接続されたセラミックチップコンデンサがあります。抵抗チェックが確認し、加えてそれらを見るだけでかなり明白です。 SM-T210-これは何らかの信号調節のように見えます。それは、SDスロットからPCBの裏側にありますが、SDは3本以上の信号線を使用しているので、わかりません。 SM-T210-これは、USB整流子ICからPCBの裏側にあります。バッテリーコネクタのすぐ横にあります。 SM-T818A-これはAMOLED電源です。ミステリーキャップは、実際にはEMIシールドの端にあり（写真のために削除されています）、シールドフレームにはキャップをクリアするためのカットを含める必要がありました。そこで、彼らはここでキャップを手に入れるためにいくつかのトラブルに行きました。 私が思いつく唯一のシナリオは、キャプチャ中に設計エンジニアが最終的に使用するためにたくさんのキャップを配置したが、DRCモジュールがフローティングピンについて文句を言わないように両端をグランドに接続したことです。それから、彼らは結局それらをすべて使わないことになりましたが、デザインから余分なものを削除しませんでした。デザインはレイアウトエンジニアに送られ、レイアウトエンジニアは与えられたデザインを配置および配線します。 私は誰かが私の賢明なことではないほど賢く賢いことをしても構わないと思っています（グランドプレーンからテラヘルツ帯域のノイズをフィルタリングしますか？）が、これはその例ではないと思います*。 *もちろん、それがその例であるならば、まさにそれは私が言うことです。

125 capacitor  pcb-design  analog  decoupling-capacitor  decoupling 

現在、多くのチップでは、適切な機能のためにVCCとGNDの間に平滑コンデンサが必要です。私のプロジェクトはあらゆる種類の異なる電圧と電流レベルで実行されるので、電源リップルが私の影響を与えないようにするために、a）いくつ、b）どのサイズのコンデンサを使用すべきかについての経験則があるかどうか疑問に思いました回路？

62 power  capacitor  decoupling-capacitor 

次のように、デカップリングコンデンサーとリザーバーコンデンサーを使用する回路をいくつか見てきました（C4およびC5）。 デカップリングコンデンサについて読んだことがありますが、私にとっては、電源電圧の小さな変動を除去するためのものであるように見えます。それから私は思いました-それも同様に貯蔵コンデンサの目的ではありませんでしたか？大きな変動を除去できる場合、リザーバコンデンサは小さな変動を除去できないのはなぜですか？ ですから、ここで基本的な誤解があるように感じます。電力消費部の近くに両方を配置すると仮定した場合、リザーバコンデンサの隣のデカップリングコンデンサの目的は何ですか？または、デカップリングコンデンサの唯一の利点は、それが小さいため、電力消費部の近くに簡単に配置できることですか？

58 capacitor  decoupling-capacitor  decoupling 

複数の電源を必要とするシステムの電源回路を設計していますが、私の質問は次のとおりです。 すべての電解キャップ（ほとんど100uF）をセラミックキャップに交換することはできますか？セラミックの限界は何ですか？ セラミックの2倍の電圧定格を使用する必要がありますか？ リップル電流定格はどうですか？電解のようにセラミックを選択するとき、それは重要な要素ですか？ 追加された1/9/2014：セラミックの制限についての詳細 EEVBlogでDaveが提出したこの優れたビデオは、さまざまなタイプのセラミックキャップの制限と、印加電圧とバイアス電圧の影響を示しています。見る価値のある！

57 power-supply  power  capacitor  decoupling-capacitor 

タイトルはおそらく十分ですが、なぜデカップリングキャップがチップまたは少なくともICパッケージに組み込まれていないのか、私はいつも疑問に思っていました。

48 decoupling-capacitor  decoupling 

現在、すべてのガジェットをバッテリーから実行していますが、デカップリングコンデンサは使用していません。バッテリーからエネルギーを引き出すときに、それらは一般的に必要/有用ですか？

38 batteries  decoupling-capacitor 

デカップリングコンデンサの配置に関する技術文書を検索したところ、主なアイデアが次の図に示されています。 妥当だと思いますが、デカップリングコンデンサとMCUを同じレイヤーに配置する必要がありますか？他のデバイスを配置することは私にとって不便です。だから、最下層にデカップリングコンデンサを配置することを選択します 私のPCBは4層（signal-power-gnd-signal）であり、電源とgnd層を分割すると、上の図のMCUのピンに近い2つのビアは電源とgnd層のネットに含まれません。写真1のケースfと同じ素晴らしい性能を持っていますか？この場合、ビアのインダクタンスを考慮する必要がありますか？

25 microcontroller  decoupling-capacitor 

私はデカップリングコンデンサについて読んでいますが、STが72 MHz ARMマイクロコントローラで100 nFデカップリングコンデンサを推奨する理由を理解できないようです。 通常、100 nFのデカップリングコンデンサは、共振のために約20〜40 MHzまでしか効果がありません。共振が100 MHzに近いため、10 nFのデカップリングキャップの方が適していると思いました。 （明らかに、それはパッケージとそのインダクタンスに依存しますが、それらは私が見たものからの単なるボールパーク値です。） STM32F103データシートによると、STはV DDに 100 nF、VDDAに10 nFのコンデンサを推奨しています。何故ですか？V DDでも10 nFを使用すべきだと思います。

18 stm32  impedance  decoupling-capacitor 

バイパスコンデンサとその目的に関する多くの議論を見つけました。通常、それらは0.1uFと10uFのペアとして提供されます。なぜペアである必要があるのですか？誰もが論文や記事への良い参照を持っていますか、または良い説明を提供できますか？なぜTWOとEACHの目的について少し理論を得たいと思います。

16 decoupling-capacitor 

だから私はこのようなモーター回路を見つけました： ここでの多くのユーザーは、私の手書きの回路図は実際には空飛ぶスパゲッティモンスターの写真であると信じているので、説明も提供します。 モーターに向かう+と-のマークが付いた2つの入力ラインがあります。モーターと並列に接続されたコンデンサがあります。モーターのプラス側とモーターの金属体に接続されたコンデンサが1つあり、モーターのマイナス側とモーターの金属体に接続されたコンデンサが1つあります。コンデンサは多層セラミックコンデンサのように見え、静電容量を持っています。モーターはKysan Electronics FK-180SH-3240です0.1 μ F 0.1 μF0.1 \mbox{ } \mu F DCモーターです。また、モーターの公称電圧は3 Vですが、2セルのLiPoバッテリーで駆動され、マイクロコントローラーベースの回路で制御されます。 だから私の質問は次のとおりです。モーターボディに接続された2つのコンデンサで、なぜ3つのコンデンサを使用するのですか。モーター端子にコンデンサーを取り付けてマイクロコントローラーから干渉を受けないようにすることは理にかなっているように思えますが、モーター本体にコンデンサーをはんだ付けするとどうなるかわかりません。

16 capacitor  motor  decoupling-capacitor 

（この質問は、ここでの別の質問の結果として私に起こりました。） アナログまたはデジタルの大小のICのすべての電源ピンの近くにデカップリングコンデンサを使用することについて、私は通常気にしません。可能な場合、PCB設計では電源プレーンとグランドプレーンも使用します。一般的に、信頼できる堅牢な設計を得るために「グッドプラクティス」を使用しようとします。そして、私が知る限り、私は成功しています。 問題は、不適切なデカップリングの指標は何かということです。マイクロコントローラーやCANトランシーバーなどの電源ピンにバイパスキャップを含めないことにしたと仮定します。 マイクロコントローラが自発的にリセットするような明らかなインジケータがいくつかありますが、私が見ることすらできないかもしれない、または不十分なデカップリングに起因しないかもしれないより微妙な問題がなければなりません。

15 pcb-design  decoupling-capacitor 

簡単な質問です。電流消費デバイスのピンのできるだけ近くにコンデンサを配置する必要性の背後にあるものは何ですか？電荷に影響するPCBトラックまたはワイヤのインダクタンス、抵抗、またはインピーダンスですか？

15 capacitance  decoupling-capacitor  decoupling 

CPLDの各V cc / GNDペアで、0805パッケージの 0.01 uFデカップリングコンデンサを使用しています。したがって、合計で約8個のコンデンサ）。デカップリングコンデンサを最下層に配置し、ビアを使用してCPLD / MCU のV ccおよびGNDピンに接続すると、ボードの配線が少し簡単になります。 これは良い習慣ですか？私は、チップとコンデンサの間の電流ループを最小限に抑えることが目的であることを理解しています。 私の最下層は、接地面としても機能します。（2層のボードなので、V ccプレーンがありません）、したがって、ビアを使用してコンデンサのグランドピンを接続する必要はありません。明らかに、チップのGNDピンはビアを使用して接続されています。これをよりよく説明する図を次に示します。 コンデンサに向かってくる太いトレースはV cc（3.3 V）で、電源から直接来る別の太いトレースに接続されています。このようにして、すべてのコンデンサにV ccを供給します。すべてのデカップリングコンデンサをこのような方法で接続するのは良い習慣ですか、それとも今後問題が発生しますか？ 私が使用されているのを見た別の方法は、V ccの単一トレースと電源から実行されるGNDの別のトレースがあるということです。その後、デカップリングコンデンサはこれらのトレースに「タップ」します。そのアプローチでは、グランドプレーンが存在しないことに気付きました。単一のポイントから走る厚いV ccおよびGNDトレースだけです。前の段落で説明した私のV ccアプローチに少し似ていますが、GNDにも採用されています。 どのアプローチが良いでしょうか？ 図2 図3 デカップリングコンデンサの写真をいくつか示します。これらのうち、一番良いのはコンデンサが最上層にあるものだと思います-あなたは同意しますか？ グランドプレーンに接続する場合は、GNDピンに1つのビアが必要になることは明らかです。値については、アルテラのドキュメントで0.001 uF〜0.1 uFが指定されていたため、0.01 uFで解決しました。残念ながら、3 cm未満で別のコンデンサが必要になることを心に留めていますが、回路図に実装することを覚えていませんでした。ここでの提案に基づいて、各Vdd / GNDペアに並列に1 uFのコンデンサも追加します。 消費電力について-100ビットシフトレジスタに100個のロジックエレメントを使用します。動作の頻度は、シフトレジスタの読み取りに使用するMCUのSPIインターフェイスに大きく依存します。AVR Mega 128LがSPIに許可する最も遅い周波数（62.5 kHzなど）を使用します。マイクロコントローラは、内部発振器を使用して8 MHzになります。 以下の答えを読んで、私は今、自分のグラウンドプレーンについてかなり心配しています。Olinの答えを理解したら、各コンデンサのGNDピンをグランドプレーンに接続しないでください。代わりに、GNDピンを最上層のメインGNDネットに接続してから、そのGNDネットワークをメインリターンに接続する必要があります。私はここで正しいですか？ この場合、グランドプレーンは必要ですか？ボード上の他のチップは、MCUと別のCLPD（ただし、同じデバイス）のみです。それ以外は、単なるヘッダー、コネクター、受動要素の集まりです。 これは、1 uFコンデンサとV ccのスター型ネットワークを備えたCPLD です。これはより良いデザインのように見えますか？ 私の心配は、スターポイント（またはエリア）が同じレイヤー上にあるため、グランドプレーンに干渉することです。また、V ccをより大きなコンデンサのV ccピンに接続していることに注意してください。これは良いですか、またはV ccを各コンデンサに個別に接続する必要がありますか？ ああ、非論理的なコンデンサのラベルを気にしないでください。今すぐ修正します。

15 pcb  ground  decoupling-capacitor