タグ付けされた質問 「decoupling-capacitor」

ローカル回路に瞬間的なエネルギーを供給するために使用される、通常はセラミックのコンデンサ。

1
バイパスコンデンサの特性評価
このアプリノートXilinx Power Distribution Networkと同様に、デカップリングキャップを含むいくつかの投稿を読んでいました。 配電システム内のコンデンサの値に関して質問があります。残念ながら、この質問をする前に、少し背景を説明する必要があると思います。 フォーラムの投稿とアプリノートの両方で述べられているように、コンデンサの物理的形状が自己インダクタンスを決定します。デカップリングの場合、コンデンサは、内部抵抗、インダクタンス、およびキャパシタンスを備えた小さな電源としてモデル化できます。周波数領域では、コンデンサの内部インピーダンスの表示は「トラフ」であり、トラフの開始(ゼロ)は容量値によって決定され、終了(極)は寄生インダクタンスに由来します。谷の最低点は、寄生抵抗またはコンデンサと寄生インダクタンス値のLC組み合わせの共振周波数の最低値(どちらか高いインピーダンスを生成する方)によって設定されます。 以下は、コンデンサの特性を示す画像です 共振周波数の式は次のとおりです。 -そのOlinをキャッチしてくれてありがとう12個のπL × C−−−−−√12πL×C \frac{1}{2\pi \sqrt{L \times C}} この理由により、特定のパッケージサイズで最大サイズのコンデンサ(0402など)を選択でき、極の特性は変化せず、ゼロのみが低周波数に移動します(画像では、下向きの傾斜はコンデンサの値が大きい場合は左に移動します)、より広い周波数帯域幅をバイパスできます。コンデンサの上部を定義する共振極は、同じパッケージサイズのより大きな値のコンデンサを含む必要があります。 アプリノートの後半には、「コンデンサの配置」というセクションがあります。このセクションでは、Olinの応答で説明されているように、コンデンサの効果はキャップのインダクタンスだけでなく、キャップの配置にも関係しています。口語的には問題はこれです:ICがより多くの電力を消費し始めると、電圧が低下し始め、デカップリングコンデンサでその低下が見られるまでにかかる時間は、信号(電圧ドロップ)旅行する必要があります、基本的に近いほど良いです。例は、次のようなアプリノート内で行われます 0.001uF X7Rセラミックチップコンデンサ、0402パッケージLis = 1.6 nH(寄生自己インダクタンスと基板インダクタンスの両方の理論的インダクタンス) コンデンサのインピーダンスが最も低くなる共振周波数は、 Fris=1Fr i s = 12個のπL × C−−−−−√Fr私s=12πL×C Fris = \frac{1}{2\pi \sqrt{L \times C}} Fr i s = 12個のπ1.6 × 10−9 × 0.001 × 10−6−−−−−−−−−−−−−−−−−−−−−√= 125.8 MHzFr私s=12π1.6×10−9×0.001×10−6=125.8MHz Fris …

4
チップは本当に同じパッケージに複数の値のデカップリングコンデンサを必要としますか?
同様の質問がここで尋ねられます:「2つのバイパス/デカップリングコンデンサ」ルール?しかし、その質問は、パッケージサイズについて言及せずに並列バイパスコンデンサに関するものでした(ただし、回答はほとんどが異なるパッケージサイズの並列部品を想定しています)。 私は最近、高速デジタル設計のコースに参加しました。講師は、コンデンサのデカップリング性能がインダクタンスによってほぼ完全に制限されていることを説明しました。 彼の説明は、多くのデータシートに記載されているアドバイスと衝突するようです。データシートは、同じパッケージサイズであるにもかかわらず、デカップリングコンデンサの複数の値を示唆しています。 彼の推奨事項は次のとおりであると考えています。パッケージサイズごとに、実現可能な最大の静電容量を選択し、できるだけ小さなパッケージを最も近くに配置します。 たとえば、ラティスセミコンダクターの回路図では、次のことを提案しています。 470pF 0201 10nF 0201 1uf 0306 Q1: 470pFのコンデンサは本当に役立ちますか? Q2: 3つすべてを0201パッケージの単一の1uFコンデンサに置き換えても意味がありませんか? Q3:高い周波数では値の大きいコンデンサは役に立たないと人々が言うとき、その大部分は静電容量によるものであり、どれだけ大容量のキャップに通常関連するパッケージサイズの増加によるものですか?

5
バイパスコンデンサの近くにビアを配置するのを忘れてしまったため、ボードが製造されました。
私は馬鹿になり、ボードがすでに製造されて組み立てられるまで、これに気付きませんでした。ボードはRFアンプです。私が描いた部分は、DC制御の一部です(したがって、RFは近くにありませんが、100MHz-1GHzと話しているので、どこでも確実に浮かんでいます)。「ここにビアがない」とマークされた、悲惨なスクリーンショットをご覧ください。(ファブは、だれかが尋ねる前に、手作業でどこにもない巨大な痕跡を取り除きました)。私は本当に、Altiumのポリゴンの注ぎにもっと注意する必要があります... この馬鹿げたエラーについて今私は本当に自分自身を蹴っている、それは20のボードの実行であり、お金は本当にきつい。私は学界にいるので、これらのボードは作り直されていません。問題は、C18が高速オペアンプ用の100nFバイパスキャップであるということです。グランドプレーンへのビアがないと、それを「非常に遠く」のビアに接続する非常に小さなスライスのみが流れるように思えます。私は間違っているかもしれませんが、私が読んだすべてのものから、インダクタンスが非常に大きくなるので、キャップもそこにないかもしれません。ボードはまだ戻っていないので、ファブはその小さな痕跡を完全に排除したかもしれません!厚さはほんの数ミルです。 これが問題を引き起こすかどうかはまだわからないので、たぶん私は過度に心配しています。しかし、デカップリングを改善するために「手で」できることはありますか?小さいワイヤをアースにはんだ付けすると効果的ですか?私の主な関心事は、RF信号がどこにでも浮遊する発振であると思います。私がデカップリングしているオペアンプはLME49990であり、バイパスキャップが正しく配置されていないときにこのことが発振するのを見ました。

1
直列抵抗のデカップリングコンデンサ
データシートを見ていると、私は困惑する何かを見ました。コンデンサと直列に1オームの抵抗(R2)があるのはなぜですか? これは電源レールであるため、デカップリングコンデンサであると想定します。 ピン15はVREG_OUT-パワーレギュレーター出力(起動中は1.8 V、ディープスリープ中は0 V)。 数回のGoogle検索の試行の後、私は応答またはその欠如に満足しませんでした。「R2」のもっともらしい目的は何ですか?

2
ノイズ耐性とデカップリングのためのIC電源ピン接続
他のQ&Aスレッドでは、デカップリングコンデンサをICに接続する方法について多くの議論があり、その結果、問題に対して2つの完全に反対のアプローチになります。 (a)デカップリングコンデンサをICの電源ピンのできるだけ近くに配置します。 (b)ICの電源ピンを電源プレーンに可能な限り近くに接続し、デカップリングコンデンサをビアを尊重してできるだけ近くに配置します。 [ Kraig Mitzner ]によれば、オプション(a)はアナログICに適しています。ビアのインダクタンスとデカップリングコンデンサがローパスLCフィルターを形成し、ICのピンからノイズを遠ざけるため、その背後にあるロジックがわかります。しかし[ Todd H. Hubbing ]によると、オプション(a): [...]現実的な数値を適用してトレードオフを評価するまでは、良い考えのように思えます。一般に、インダクタンスを追加する(損失を追加せずに)アプローチはどれもお勧めできません。アクティブデバイスの電源ピンと接地ピンは、通常、電源プレーンに直接接続する必要があります。 オプション(b)については、[ Kraig Mitzner ](上図の作成者)がデジタル回路に適していると述べていますが、彼はその理由を説明していません。オプション(b)では、誘導ループが可能な限り小さく保たれていることを理解しています。それでも、ICからのスイッチングノイズが電源プレーンに非常に簡単に入るのを防ぐことができます。 これらの推奨事項は正しいですか?彼らはどのような正確な推論に基づいていますか? 編集: ICからのビアがコンデンサにつながり、ビアはできるだけ短くすることを検討してください。図では、説明のために長いトレースとして示されています。

1
デカップリングコンデンサに関するSTM32データシートの理解
STがSTM32F030CCのキャップをデカップリングするために推奨するものを理解しようとしています。 データシートの図は、Vdd / Vssペアの「2x100 nF」キャップを示しています。これは、Vdd / Vssペアごとに2つの並列100nFキャップを意味しますか?または、必要な100nFキャップの総数を参照していますか?つまり、Vdd / Vssのペアが2つある場合、Vdd / Vssのペアごとに1100nFのキャップで、合計2100nFのキャップですか? STM32F030データシート

3
VssピンよりもVdd
現在、最初のマイクロコントローラーハードウェア設計に取り組んでいます。私は大学でマイクロコントローラのクラスを持っていましたが、それは物事のソフトウェア側に焦点を合わせ、事前に作成された開発ボード(Freescale 68HC12用)を使用しました。 かなり基本的で、おそらく明白であるように思えるので、私は質問するのをhaveしますが、同時に、データシートまたはオンラインフォーラムを検索しているときに明確な答えを見つけることができませんでした。 私はSTM32F7シリーズチップを決定しましたが、基本的な電源とグランドの接続を計画しているときにこのクエリを実行しています。144-LQFPパッケージに合計12 Vddピン(9xVdd + 1xVdda + 1xVddusb + 1xVddsdmmc)がありますが、10 Vssピンしかありません。簡単に言うと、このプロジェクトではMicrochip社のdsPIC33Fを簡単に検討しましたが、同様の不均衡(7 Vddピンと6 Vssピン)に気付きました。 ハードウェア設計の入門書を読んでいますが、高速設計では、Vdd / Vssペアごとにデバイスの近くに配置されたデカップリングキャップの重要性が常に強調されています。明らかなVssペアリングを持たないVddピンに対してはどうすればよいのでしょうか。私のPCBには確かにグランドプレーンレイヤーが組み込まれているので、ペアになっていないVddピンをプレーンに直接デカップリングできますが、Vdd / Vssピンペアリングが重要であるという感覚が常に得られました。 明らかな何かが欠けていますか? 以下に、Vdd / Vssペアと単一のVddピンの両方をデカップリングするための現在の戦略を示す写真をいくつか掲載しました。どちらの方法にも明らかな問題がある場合はお知らせください。

4
デカップリング/バイパスコンデンサが、通常のフィルターのように、機能を実行するために抵抗を必要としないのはなぜですか?
デカップリング/バイパスコンデンサが、通常のフィルターのように、機能を実行するために抵抗を必要としないのはなぜですか? それは、銅トレースの浮遊抵抗が、コンデンサと一緒に、デカップリングキャップの対象となる周波数をフィルタリングするのに十分なためでしょうか?

5
VCC / GNDピンが近くない場合のデカップリングコンデンサの接続方法
ATIP 162マイクロコントローラーをPDIPパッケージでホストするボードを作っています。残念ながら、VCCピンとGNDピンは対角線上に配置されています。私が読んだことから、コンデンサは最大の効果を得るためにピンのできるだけ近くにあるべきです。 現在、コンデンサを接続する3つの方法を見ることができます。両方のピンから等距離になるようにコンデンサにワイヤを配線し、コンデンサをグランドの近くに配置してワイヤをVCCに配線するか、またはコンデンサをVCCの近くに配置してワイヤをグランドに配線します。「上記のどれでもない」オプションも常にあります。 この場合、どのようにして正しい判断を下すのですか?それとも無関係ですか?

3
デカップリングコンデンサ
私が見た多くのICは、コンデンサをVddからVssにデカップリングすることを提案しています-これは賢明です。 ただし、dsPIC33FJ128GP802などの一部のICには、3つのVssピンと2つのVddピン(AVddとVdd)しかありません。それで、各Vddピンまたは各Vddピンから各Vssピンにデカップリングコンデンサを配置しますか?

2
デカップリングキャップ:チップに近いが、ビアがあるか、ビアがないか?
これはデカップリングに関する「まだ別の」質問かもしれませんが、質問はかなり正確であり、私は答えを見つけることができません。 信号をファンアウトしてから数十のデカップリングキャップを配置する必要がある40ピンQFNがあります。さらに悪いことに、ICはQFNの8倍の面積(5mmx5mm)を占めるソケット上にあります。(ソケットは多くの面積を占有しますが、大きな寄生を追加しません。最大75 GHzの定格です)。同じレイヤーに、半径7mm以下のコンポーネントを配置できません。ソケットの取り付け穴のために裏面も制限されていますが、少なくとも裏面の一部の不動産を使用できます。しかし、そのために経由する必要があります。ただし、コンデンサの50%を、裏面のチップの下にも作成したサーマルグランドパドルに配置することができました。 今度は複数回読んだので、カップリングキャップとピンの間にビアがないはずです。しかし、もっと悪いことは何ですか?ワイヤーまたはそれ以上のワイヤー? インダクタンスに関しては、7mmトレースは約5-7nHになります(http://chemandy.com/calculators/flat-wire-inductor-calculator.htm)。22milの直径/ 10milの穴は1nHをはるかに下回ります(http://referencedesigner.com/rfcal/cal_13.php)。

4
複数のデカップリングコンデンサを備えたUSB電源デバイス
複数のICを搭載したUSB電源デバイスを持っています。私が読んだことから、個々のICをデカップリングするために複数の範囲のコンデンサの組み合わせを使用するのが標準的な方法です。 しかし、私はジレンマにぶつかっています。 この情報源によると、USBデバイスの最大許容デカップリング容量は10uFです。0.1uFと2.2uF / 4.7uFのデカップリングコンデンサを組み合わせたすべてのICがあるため、すべてが並列であるため、この制限を簡単に超えてしまいます。 私が考えることができる唯一の解決策は、大きなデカップリングコンデンサを削減/排除すること、および/またはいくつかのICの大きなデカップリングコンデンサをまとめて、小さなデカップリングコンデンサを各ICの近くに維持することです。 私の考えでは、これらのソリューションはどちらも理想的ではありません。USB電源デバイスの複数のICに推奨されるデカップリングレイアウトは何ですか? 使用中のすべてのICの理論上の消費電力は、USB 2.0を介して供給できる制限を下回っています。

4
555タイマーに必要なSuper Duper Vdd硬化は、最良の方法は何ですか?
(16ビット)周波数センサー/カウンターに555タイマーを使用しています。 これは、555タイマーによって設定された125msのサンプル時間で読み取られたパルスの数をカウントすることによって機能します。リセットして繰り返す... タイマーを非安定動作で使用しています。 TH(タイムパルスハイ)はサンプリングON信号です。 この時間は、高品質のPOTで設定およびトリミングされます(+/- 5%調整範囲)。 TL(タイムパルスLOW)の立ち下がりエッジでデータラッチの読み取りが開始されます->次にカウンターリセット操作 今私はそれをブレッドボードに載せています。最終設計用のPCBを作成していますが、PCB設計に関する次の問題を解決したいと考えています。 ここに問題があります: 測定された周波数は非常に安定しておらず(+/-〜3Hz @ 25kHz)、安定するまでに時間がかかります。 サンプル時間はVddレールのノイズの影響を受けているためだと思います。すべてのICにデカップリングキャップがありますが、これはブレッドボード上にあるので、これは期待できます。PCBレイアウトの場合、555タイマーが確実に5vにあり、DCDCコンバーターの出力が安定していることを確認します。 これを行う方法について私が持っているいくつかのアイデアを以下に示します。 レールレールオペアンプと4v7リファレンスを使用して、Timer Vdd @ 4v7を調整します フェライトビーズを使用して、タイマーと他のすべてのICをさらに分離します。 タイマーには別のDCDCコンバーターを使用します。 タイマーVddにはリニアレギュレータICを使用します。 タイマーのVdd値を一定に保つためのベストプラクティスは次のうちどれですか。

2
ICの負のレールが正のレールよりも多くのデカップリング容量を必要とする(PSRRが悪い)のはなぜですか?
問題の前提が成立しているように見えることは、以下を含むさまざまな情報源から見ることができます。 LM317とLM337のさまざまなクローンのデータシートを比較する(リストが多すぎますが、一般的に後者のデータシートは前者よりも桁違いに大きい入力のデカップリングを推奨しています。たとえば、LM317のTIのデータシートは0.1uF入力/電源バイパスですが、LM337の場合は1uFを推奨します。) 上記に関連して、uA78xxのTI データシートには、スプリットレール電源の回路図があり、正のレギュレータのデカップリングは負のレギュレータのデカップリングよりも小さくなっています。これを以下に再現します。 アナログアプリケーションノートMT-101は、正のピンよりも負のピンのPSRRが悪いことを示しています。 問題は、なぜこの非対称性が通常存在するのかということです。

4
PCBの同じ側にデカップリングキャップを配置することはどのくらい重要ですか?
PCBのICと同じ側にデカップリングコンデンサを配置することはどのくらい重要ですか?私は必死にデザインのスペースが足りないので、キャップを下側に置くと本当に役に立ちます。 BGAは私よりもはるかに高速な設計(67MHz MCU)でこの手法を使用しているように見えるので、それはそれほど悪くはないと思います。 しかし、デカップリングキャップ、PCBレイアウトなどの質問は、インダクタンスを追加するビアに関する恐ろしい話でいっぱいです。

弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.