ICの負のレールが正のレールよりも多くのデカップリング容量を必要とする（PSRRが悪い）のはなぜですか？

問題の前提が成立しているように見えることは、以下を含むさまざまな情報源から見ることができます。

• LM317とLM337のさまざまなクローンのデータシートを比較する（リストが多すぎますが、一般的に後者のデータシートは前者よりも桁違いに大きい入力のデカップリングを推奨しています。たとえば、LM317のTIのデータシートは0.1uF入力/電源バイパスですが、LM337の場合は1uFを推奨します。）
• 上記に関連して、uA78xxのTI データシートには、スプリットレール電源の回路図があり、正のレギュレータのデカップリングは負のレギュレータのデカップリングよりも小さくなっています。これを以下に再現します。

• アナログアプリケーションノートMT-101は、正のピンよりも負のピンのPSRRが悪いことを示しています。

問題は、なぜこの非対称性が通常存在するのかということです。

これは、LM7815が任意の出力容量で安定しているためです。コンデンサは、高周波での出力インピーダンスを低減するためだけにあります。Voutは、NPNパストランジスタのエミッタから供給されます。

一方、LM7915は同様の半導体プロセスで製造されますが、負の出力電圧を生成する必要があります。VoutはNPNパストランジスタのコレクタから供給されます。それはだない出力に大きめのコンデンサなしで安定しました。負のレギュレータに100nFしかない場合、いくつかの条件下では発振する可能性がありますが、正のレギュレータは問題ありません。

LM78xx

LM79xx

AD8099に関する限り、それはおそらく（内部）補償コンデンサが負電源に接続されていることに関係しています。オペアンプには通常、グラウンドピンはありません。

したがって、「グランド」に対する負の電源ピンの変化はすべてアンプに結合されます。

パターンのように見えるのは、実際には2つのまったく異なる根本原因によるものです。

これは、半導体デバイス自体が完全に対称ではないために発生します。一次電荷担体として「ホール」に依存するデバイス（PNP BJTおよびPチャネルFET）は、通常、電子を使用する対応するデバイスよりもパフォーマンスがわずかに低くなります。これは、わずかに遅いスイッチング時間と高い抵抗として現れます。これは、特定の方法で物理的な寸法を大きくすることで多少相殺することができますが、これにより寄生容量が大きくなります。

3端子レギュレータの場合、単純なアプローチは、正の設計の回路を単に「反転」して負の設計を作成し、すべての電圧極性を逆にし、NPNトランジスタとPNPトランジスタを全体的に交換することです。メインパストランジスタを含みます。ただし、これは非常にうまく機能しないため、代わりに完全に異なる回路トポロジ（ほとんどがNPNトランジスタを使用）を開発する必要があり、その安定性特性もまったく異なります。

オペアンプの場合、詳細を理解するには、特定のデバイスの内部回路図を確認する必要があります。