タグ付けされた質問 「decoupling-capacitor」

ATmega328 + NRF24でPCBレイアウトを設計しています。私のイメージでは、デカップリングキャップC1およびC2の必要性を完全に理解しています。 私の問題は次のとおりです。VCCがバッテリから供給されます（0.1 µFが並列）。 VCCがC1（1206セラミック0.1 µF）を通過してピン20に行くことに注意してください。C1から、VCCはピン7に行き、ピン7から他のデカップラーコンデンサ（C2、1206セラミック0.1 µF）に行きます。 それは正しいですか、それともVCCを2つのブランチに分割する必要がありますか？ 説明すると、これは他のレイアウトです：

9 pcb  decoupling-capacitor 

ACカップリングコンデンサ（通常は約0.1uF）を高速（1 ... 5 GHz）差動シリアルインターフェイス（ギガビットイーサネットSFPモジュールのSerDesなど）に配置する理由と場所を教えてください。 私が読んだことから、キャップはできるだけレシーバーピンの近くに配置する必要があります。正当な参照は大歓迎です。 [CHIP1 RX+]--||-------------[CHIP2 TX+] [CHIP1 RX-]--||-------------[CHIP2 TX-] 0.1uF [CHIP1 TX+]-------------||--[CHIP2 RX+] [CHIP1 TX-]-------------||--[CHIP2 RX-] 0.1uF 前もって感謝します 更新： ICメーカーから返信があり、送信機にキャップを近づけるように勧められました。そのため、実際の場所は、特定のICがどのように機能するかに依存しているようです。少し前に、他のメーカーから完全に反対のアドバイスがありました。

9 serial  decoupling-capacitor  decoupling 

私は、Arduinoからのさまざまな負荷（リレー、ソレノイド、モーター）を制御するプロジェクトに取り組んでいます。マイクロコントローラーやその他のコンポーネントに十分な保護機能が組み込まれていることを確認したいと思います。トランジスタを使用し、デカップリングコンデンサ、フライバックダイオード、ツェナーダイオードを追加するさまざまなソリューションを見てきました。これらのオプションの1つまたは組み合わせをどのように選択するのでしょうか。

9 protection  zener  decoupling-capacitor  flyback 

前書き： STM32を使用してはんだごてを制御することで、初めてホビーエレクトロニクスを設計しています。PCBレイアウトの多くのドキュメントを読み、またこのフォーラムから多くの情報を読みました。これが私の最初の結果です。このデザインをPCB製造で製造させます。 これは私の最初の試みなので、この設計を工場に送る前に、私が間違っているかどうかを確認するためのアドバイスをお願いします。 このPCBは2層PCBになります。 部品は手ではんだ付けされます。 EAGLE教育版のPCBを設計しています。（2層のみ） クリスタルレイアウト： このドキュメントから私は学びました： OSC信号を保護するために、最下層にGNDアイランドを、最上層にガードリングを設ける。 分離されたグランドアイランドは、最も近いMCUのグランドに接続する必要があります。 ガードリングは、グランドアイランドにビアを介してステッチする必要があります。 信号が絶縁接地領域を通過することはありません。 OSCの信号経路は可能な限り対称である必要があります。 OSCの信号経路は可能な限り短くする必要があります。 負荷Cのリターンパスはグラウンドアイランドへのビアを経由 私のOSCは8 Mhzで実行しています。負荷Cは18 pFです。 ルールを正しく理解できて、ホビーボードの範囲でレイアウトもちゃんと出来ているといいですね。 電力とデカップリングC： 私は0603キャップを使用しています。グランドプレーン全体を可能な限り維持したいので、信号トレースを最下層に移動させたくありません。しかし、最上位層にデカップリングCを維持することもできません。そのため、デカップリングCを最下層に移動しました。トレースと最上層のデカップリングCの両方を行うことができるアイデアを提供できる場合は、非常に高く評価されます。 私がルールとして得たもの： デカップリングCは、VDD / VSSペアのできるだけ近くに配置する必要があります。 電源は、最初にデカップリングCを通過し、次にVDD / VSSピンに到達します。 MCUにはローカル+ 3V3およびGNDがあります。そして、それらは単一のポイントから供給されます。 平面図はカットしないでください。 VDDAの場合、フェライトビーズが必要です。 複数のCが必要な場合は、小さい値のCをVDD / VSSペアの近くに配置します。 私のレイアウトが妥当かどうか教えてください。 ADC信号： 私のアプリケーションでは、はんだごての先端にある熱電対信号が必要です。チップの内部にはヒーター抵抗と熱電対があり、熱電対と熱抵抗は共通の帰路を共有しています。熱電対電圧は、ヒーター電圧が印加されていない期間に測定されます。 非常にシンプルな非反転オペアンプを使用して信号を増幅しています。私が心配しているのは： ヒーター要素のリターン電流がMCUに大きな障害を与えるかどうか。（熱電対電圧はヒーター電流が流れていないときにのみ測定されるため、電流がオペアンプに影響を与えているかどうかは問題ではありません） OPアンプのVSSをグランドプレーンに直接接続する方がいいですか、それとも設計で行ったように熱電対（-）に接続する方が良いですか？または他のオプション？ 回路図： STM32F103C8T6を使用しています。データシートによると、VDD / VSSペアでは0.1uFおよび2x 10uF。高速信号の場合、エッジ抑制を上げるために抵抗を配置しました。リセットラインをフィルタリングするためのキャップが配置されています。SDOトレースを使用してポートをデバッグするためにSWIOを使用しています。 次のセクションは、現在のPCB設計です。 -回路図： -上： 破線は、VDDピンと+ …

9 pcb-design  layout  decoupling-capacitor 

私は電子学生です。ある日、自宅にあるEM21というエネルギーメーターを開いたところ、その本体が2つの主要なコンポーネントで構成されていることがわかりました。 グリッドに接続して電圧と電流を測定するメーター本体（理論的には、メーターのすべてのインテリジェンスを備えています） 測定に関するユーザーのリアルタイム情報を表示するLCDディスプレイ（ダム、LCD、押しボタンを制御し、誘導を使用して電圧/電流/電力情報をボディに要求するのに十分なインテリジェンスを備えています） ここでのすばらしい点は、LCDコンポーネントが身体から電力を供給され、誘導（非接触）以外のものを使用せずに身体と通信することです。 [LCD with buttons]-----coil <magnetism magic> coil-----[meter body] 数時間で、ボタンを使ってLCD画面にエネルギーを供給するためにカップリングを使用する回路を逆転させようとしました。同時に、そのカップリングは非接触通信チャネルとして使用されています。 これが最終結果でした： この回路のシミュレーション – CircuitLabを使用して作成された回路図 接続を整理してくれたTransistorと/ u / eyal0 @ Redditに感謝 そして、これらは実際の共食い回路の写真です： FRONT（1つのタブで開く） 戻る（別のタブで開いてから、両方の間で通勤すると、それらは互いに整列します） FRONTラベル付き PWR SRC回路に電力を供給する（ボディがLCD回路に電力を供給する）および通信に使用されるコイル （図が正しく取得されたかどうかを確認できますか？） / u / InductorMan @ Redditで、図にあるC4 / R4の間違いを指摘してくれてありがとう。 私は答えが見つからないこの内部の仕組みについていくつか質問があります： コイルはどのようにしてATMEGAにDC電流を供給できますか？どうしてVCCがコイルの一方の端に直接接続されていて、ATMEGAを揚げないのですか？ Q1の役割は何ですか？ WB2コンポーネントとは何ですか？ 通信に使用されるATMEGAピンは何ですか？どのようにして（オシロで）それらを「聞いて」、通信プロトコルを発見できますか？ AVCCとAREFは、図で配線されている方法で何をしていますか？ コンデンサとツェナーの値を簡単に見つけるにはどうすればよいですか？ ありがとう！ リンク：現在進行中のRedditに関するディスカッション

8 atmega  inductor  decoupling-capacitor  coupling  decoupling 

Spartan6 FPGAを使用して回路を設計しています。FPGAのドキュメントには、デカップリング用に4.7uF（0805）および0.47uF（0402）のコンデンサが指定されています。私はそれを避けることができる場合は0402コンデンサをはんだ付けしたくないので、これには0805または1210サイズのコンデンサを使用したいと思います。高周波での性能は、パッケージが小さいものと異なりますか？ 最大入出力周波数は約300MHzです

8 power  decoupling-capacitor 

デカップリングコンデンサを配置する4つのオプションを提供するこの画像を参照してください。 （http://www.learnemc.com/tutorials/Decoupling/decoupling01.htmlから） オプション（d）は良くないと思います-コンデンサをV SSではなくV DDの近くに配置することを誰かに勧めます。これは正しいですか？（c）も同様です。 一般的に、デカップリングコンデンサを配置するのに最適な場所はどこですか？最も効果があるのはどこですか。そして、より重要なのはなぜですか？理論的な説明をお願いします。

8 pcb  capacitor  pcb-design  decoupling-capacitor  decoupling 

ここで何が尋ねられているのかを知るのは難しい。この質問は、あいまいで、あいまいで、不完全で、過度に広い、または修辞的であり、現在の形では合理的に回答することができません。再開できるようにこの質問を明確にするヘルプについては、ヘルプセンターに アクセスしてください。 7年前休業。 最近、MCUのPCBボードを設計しようとしています。問題は、これまでノイズの側面を考慮したことがないということです。私の大学が運営する新しいエレクトロニクス製品のコンテストに参加しているので、私はあらゆる面を考えなければなりません。適切な接地、バイパス、およびその他のノイズに関する多くのことを検索しましたが、少し混乱しました。私が学んだこと： キャップをバイパスすることは、MCUの電源ピンのできるだけ近くに配置することをお勧めします 特にデジタルクロックデバイスと50MHzを超える周波数でPCBを適切に設計することは非常に重要です（私のMCUは80 MHzで動作します） 電源トラックの代わりに電源プレーンを使用することをお勧めします（私は両面ボードを使用しています） 発振器デバイスはMCUのできるだけ近くに配置し、ガードトレースで囲む必要があります。 最良のグランドプレーンは、内部にトレースがないものです。 供給トラックは、最初にキャップからMCUの電源ピンにパスする必要があります 基本的には、ブレイクアウトボードまたはPIMボードです。すべてのネットはPCBの上面にあります。底面を地面として使うことを考えています。 PCBの上面全体を+に接続された銅の多角形で満たし、PCBの底面をグランドプレーンでカバーし、ICの下にビアで接続されたキャップを設けることは良い考えですか？ボード全体がコンデンサとして機能します。私はそれが良いテクニックであるところをいくつか読んだ。これにより、PCBの下側に完全な無軌道グランドプレーンがあり、上部にはビア供給プレーンがあります。そして、私はボードが帽子のように振る舞うことについて全く確信が持てません。それは良いことですか？どうして？ 私はあなたの投稿を読みました、オリン。キャップにローカルグランドプレーンを適用してみます。 私は何かをデザインしましたが、それが良いものかどうかはわかりません。 これにより、すべてのVDDピンを接続しました。（これは私のプロジェクトにとって重要です）。ただし、MCUの電源ピンは、そのトラックに供給されるbuに接続されており、ヘッダーピンから直接接続されていることに注意してください。それって問題ですか？それはノイズを引き起こしますか、そしてなぜですか？:) 次に、下のレイヤーを地面に接続されたポリゴンで塗りつぶしました...

8 pcb  emc  decoupling-capacitor 

私の回路ではTPA3111オーディオアンプを使用しており、適切なコンデンサの追加に取り組んでいます。ただし、データシートの18/19ページでは、TIは、各PVccピンに220uFコンデンサと共に電源ラインに220mFコンデンサを使用することを推奨しています。これは完全に必要ですか？このチップ用にTIが提供する評価ボードを見ると、TIはそのようなことは何もしていません。データシートのアプリケーションの場合も同様です。 サンプルアプリケーションと評価ボードによると、私はすでにかなりの数のコンデンサを使用しています。これまでで最大のものは100uFの電解液であり、次に小さなセラミックキャップの束があります。追加の220mFまたは220uFキャップを含めない場合、どのような危険性があるかについて何か考えはありますか？ ありがとう。

8 power-supply  capacitor  audio  amplifier  decoupling-capacitor