高速差動インターフェース用のAC結合コンデンサ

ACカップリングコンデンサ（通常は約0.1uF）を高速（1 ... 5 GHz）差動シリアルインターフェイス（ギガビットイーサネットSFPモジュールのSerDesなど）に配置する理由と場所を教えてください。

私が読んだことから、キャップはできるだけレシーバーピンの近くに配置する必要があります。正当な参照は大歓迎です。

[CHIP1 RX+]--||-------------[CHIP2 TX+]
[CHIP1 RX-]--||-------------[CHIP2 TX-]
            0.1uF


[CHIP1 TX+]-------------||--[CHIP2 RX+]
[CHIP1 TX-]-------------||--[CHIP2 RX-]
                       0.1uF

前もって感謝します

更新：

ICメーカーから返信があり、送信機にキャップを近づけるように勧められました。そのため、実際の場所は、特定のICがどのように機能するかに依存しているようです。少し前に、他のメーカーから完全に反対のアドバイスがありました。

結合コンデンサは通常、送信機のソースの近くに配置されます。

ジョンソン博士と一緒に、距離を計算する必要があります。ほとんどのFR4タイプのボードの信号の伝播速度は約c / 2です。これは、内層の場合は1インチあたり約170ps、外層の場合は1インチあたり160psに相当します。

2.5Gb /秒で動作する標準インターフェースを使用すると、ユニット間隔は400psになるため、トランスミッターから200psほど離れている必要があります。このインターフェイスがICに実装されている場合は、ボンドワイヤがこの距離の一部であることを覚えておく必要があります。以下は、問題についてもう少し詳しく見ていきます。

実際には、カップリングデバイスはトランスミッタデバイスに可能な限り近くに配置されます。この場所は当然デバイスによって異なります。

今コンデンサ。これはこれらの速度のRLCデバイスであり、ほとんどのデバイスはマルチギガビットアプリケーションでの自己共振をはるかに上回ります。これは、伝送ラインよりも高い重要なインピーダンスがある可能性があることを意味します。

参考までに、いくつかのデバイスサイズの自己インダクタンス：0402〜0.7nH 0603〜0.9nH 0805〜1.2nH

高インピーダンスデバイスの問題（リンクトレーニングの性質によるPCI Expressの主要な問題）を回避するには、パーツの自己インダクタンスが大幅に低いため、いわゆる逆ジオメトリデバイスを使用することがあります。逆ジオメトリはまさにそれが言うことです：0402デバイスは接点04が離れていますが、0204デバイスは接点間の距離として02を使用しています。0204デバイスの標準的な自己インダクタンス値は0.3nHで、デバイスの実効インピーダンスが大幅に低下します。

さて、その不連続性について、それは反射を生成します。反射が遠くなるほど、信号の遷移時間の1/2の距離範囲内での信号源（およびエネルギー損失、以下を参照）への影響が大きくなります。それを超えてもほとんど違いはありません。

遷移時間の1/2の距離またはソースからさらに離れたところで、反射は反射係数方程式（[Zl-Zs] / [Zl + Zs]）を使用して計算できます。有効反射がこれよりも低くなるように反射がより近くに生成される場合、私たちは反射係数と損失エネルギーを効果的に低減しました。トランスミッタに対して既知の反射が近くにあるほど、システムへの影響は少なくなります。これが、高速インターフェースを備えたBGAデバイスの下のブレークアウトビアがボールのできるだけ近くで行われる理由です。反射の影響を減らすことがすべてです。

例として、カップリングコンデンサ（2.5Gb / secリンク用）をソースから0.1インチに配置すると、距離は17psの時間に相当します。これらの信号の遷移時間は通常100ピコ秒以下に制限されているため、反射係数は17％です。この遷移時間は、5GHzシグナリングアーティファクトに相当することに注意してください。デバイスをさらに離して（遷移時間/ 2制限を超えて）、0402 100nHの標準値を使用すると、Z（キャップ​​）= 22オーム、Z（トラック）が約50オームになるため、反射が生じます。約40％の係数。実際の反射はデバイスパッドのために悪化します。

まず、なぜACカップリングを使用するのですか？ジョンソン博士ここであなたがそれらを使用する場合があります3つの一般的な理由は以下のとおりです。

• 異なるスイッチングしきい値でロジックファミリを相互接続するときにDCバイアスレベルを変更する。
• 出力ドライバーに損傷を与えることなくアースに短絡される可能性のある取り外し可能なインターフェースを提供するため。
• 差動信号およびトランス結合と組み合わせて、2つの製品シャーシ間のDC接続を必要とせずにボックスを接続します。

真ん中のオプションは、たとえばリムーバブルPCIEカードでこれを行う主な理由の1つです。

今どこに置くか。信号ラインに配置するACカップリングコンデンサはインピーダンスポイントが低くなるため、ソースに負の反射を引き起こします。この反射が戻って他のビットに干渉するかどうかは、信号の速度と、この反射ポイントから送信機までの距離によって決まります。

もう一度別のジョンソンの例から、彼はこのISIを回避するために、「ボーインターバルの1/2よりもはるかに短い」内にキャップを配置することを提案しています。彼は、100psのビットタイムを持つ10GbpsのSerdesリンクの例を考えると、距離が100mil未満になると示唆しています。次に、キャップの寄生容量と低インピーダンス反射点をどのように減らすかについてさらに説明します。

この考え方を1.5Gbpsに拡張すると、667psのビットタイムで約4または5インチのビットタイムとなり、その10分の1をとると約0.5インチになります。それは私にはかなり保守的ですが、それがおそらくポイントです。実際には、コネクタの右側にpcieのブロッキングキャップを配置しましたが、再度、コネクタのキャップの反射ポイントをまとめます。

あなたの質問は、本当に伝送線路理論と反射がどのように機能するかに関連しています。それを読んだり、ツールにアクセスできる場合はいくつかのシミュレーションを行ったり、さまざまな場所でキャップを使用した簡単なボード実験を行ったりすると、アプリケーションに最適なアプローチを決定するのに役立ちます。

高速信号にACカップリングコンデンサを追加するのはなぜですか？それらは、信号の完全性（？）を損なうだけのインピーダンスの不連続を追加します。

ACカップリングが高速シグナリング（USB3 / PCIe / DisplayPort / ...）で使用される理由は、ICメーカーがそれぞれのアーキテクチャに適合する異なる電源を使用できるようにするためです。

たとえば、HDMIには4つの差動ペアがあります。各信号は、50オームから5Vで終端されます。HDMIを備えたICを設計する場合は、5V電源も必要です。これは、追加のコストと複雑さを追加する深刻な難題です。

DisplayPortは高速信号にACカップリングを使用するため、各ICメーカーはニーズに最も適した電源を使用できます。

ACカップリングには独自の課題があります。ACカップリングコンデンサによって追加される不連続性に加えて、通常、通信が開始する前にラインからDCオフセットが確実に削除されるようにするために、ある種の初期化/バランシング（通常は0と1の文字列）が必要です。通信が始まると、同じ数の0と1を送信して回線のバランスを保つように注意する必要があります。（8b / 10bエンコーディングを参照）

1）最初に、式を使用してコンデンサの総インピーダンスを計算する必要があります。

ESRとESLの値は製造元から提供されます（またはデータシートのインピーダンス曲線を使用して、目的の周波数でのインピーダンスを見つけます）。適切な低ESLセラミックキャップは、1 GHzで約0.5オームです。

2）値がラインの特性インピーダンスよりもはるかに小さい場合は、ラインのどこに配置するかは関係ありません。トランスミッタまたはレシーバです。

RXの近くにコンデンサを追加するとき、インピーダンスが小さい場合、それは終端抵抗器（またはRXにあるもの）と直列であり、シグナルインテグリティに実質的に影響しないはずです（50オーム+ 0オーム= 50オーム）。

3）反射信号が送信信号に「加算」されるため、キャップの理想的な位置はTXです。RXに配置する場合、反射信号は次のシンボルに加算され（ラインの時間遅延に依存）、ISIを作成します。

したがって、一般に、位置要件（TXまたはRXでの）は、対象の周波数とその周波数での合計コンデンサインピーダンスに依存します。

あなたの場合、ZはZ0よりもはるかに小さくすることはできません。1 GHzの場合、誘導リアクタンスのみが約6オームになる可能性があります（1 nH ESL、L * 2 * pi * fと仮定）。したがって、そのような高周波（1 GHz以上）の場合、キャップはRXの近くではなく、TXの近くに配置するのが理想的です。

しかし、より低い周波数では、コンデンサのインピーダンスを無視できる場合（Z0に対して）、信号の整合性への材料の損傷なしにコンデンサをRX側に配置できます（実際には時々行われます）。

更新
「小さい」Zの場合は、上から明らかです。

「大きい」Zの場合、拡張ルールは次のようになります。-
ソース終端の場合、受信機にカップリングコンデンサを配置します。
-負荷終端の場合、トランスミッタに結合コンデンサを配置します。
-ロード・ソース（デュアル）終了の場合、それは問題ではありません。

特に、ソース終端の場合、トランスミッタにデカップリングコンデンサを配置することはお勧めできません。ZはZ0と直列です（追加されます）。反射には直接的な悪影響があります。一方、Zがレシーバーにある場合（その近くにあると想定）、悪影響はありません（Zは大きな負荷抵抗に追加されます。Z+無限大=無限大）。