電気工学

次の2週間仕事を休んでいる同僚がいて、彼の回路図デザインの1つを完成させるように頼みました。実行できるようにする必要のある操作のリストがあります。非常に単純なようです。 今日から始めようと思ったのですが、彼がすでに行ったことをざっと見てみると、今まで見たことのないことに気づきました。 これがどのように見えるかの基本です： この回路のシミュレーション – CircuitLabを使用して作成された回路図 このようにフィードバック回路にダイオードを使用したオペアンプ回路は見たことがありません。私はそれがウィンドウコンパレータであることを認識しています。回路のこの部分は、電圧レベルを検出し、しきい値を上回ったか下回った場合にLEDをオンにするために使用されます。私は、抵抗とダイオードのポイントがフィードバックに何があるのか​​理解できません。 私の頼りになるオペアンプ構成PDFはテキサスインスツルメンツ（LINK）からのものであり、私はこのようなものを見つけることができませんでした。では、このフィードバック回路の機能を誰かに教えてもらえますか？ 注：V1、V2、OUTなどのラベルを付けました。これらは回路とは無関係であり、V1とV2は入力電圧を測定しており、Vrefはしきい値であり、出力はLEDを切り替えます 編集：私は回路図を更新して、Andy akaが言及した抵抗を含めました。抵抗の値は当時の回路図にあったものであり、回路図が完成していないため、不正確である可能性があります。

9 operational-amplifier  feedback 

以下は、接続用に多数の銅（？）ポイントがあるPCBの写真です。 これらの接続は何と呼ばれ、誰かがこれらのポイントにワイヤをはんだ付けする方法を教えてください。 30 AWGワイヤーをはんだ付けしようとするとき、それが1回限りの場合は機能するように見えますが、隣同士に複数ある場合はきつすぎるように見えました。 また、何をTB表していますか（各ポイントはTBxxという名前のようです）

9 pcb  soldering 

24V DCの公称電圧でハイサイドドライバーによって駆動されるデジタル出力があります。負荷電流は通常100 mA未満です。出力は監視されているので、負荷側で短絡が検出された場合は、すぐにオフにすることができます。問題は、ドライバー自体が保護されておらず、短絡が原因で大量の煙が発生することです。だから私が必要なのは、ドライバーの出力にある簡単な回路です： 出力電流が100 mA未満の場合、10Ω未満の低抵抗 抵抗を急速に増加させ、ドライバ電流を500 mAレベル以下に制限します 短絡を検出してドライバの電源を切るには、短絡電流での耐量が少なくとも20 msでなければならない 使用電圧が50V以上 最小限のコンポーネントで安価（チャネルあたり最大0.20ドル） シングルソースのサプライヤーではありません PTCのリセット可能なポリヒューズを試しましたが、遅すぎます。MicrochipのFP0100は良いはずですが、高価です（PCBに少なくとも60チャネルが必要です）。Bourns TBUシリーズも問題ありませんが、高価です。 他のオプションはありますか？ UPD1。私の現在の出力回路は74HC594シフトレジスタによって駆動されるMIC2981 / 82です。各出力には、リテルヒューズ1206L012 PTCがあります。私のボードでは、このような64チャネルが必要です。これは小さなシリーズボードなので、チャネルあたりの合計価格とフットプリントが重要です。

9 protection  short-circuit  output  current-limiting  polyfuse 

以下の回路は、非常にシンプルですが、期待したように動作しません。V3はトランジスタのベースに入る3.3Vppの方形波なので、V3が低い場合はV_Outが高くなり、逆の場合も同じです。基本的には反転回路です。 さらに重要なことに、この回路は400 kHzの方形波に追いつくのに十分な速さであると期待しています。2222の入力には25 pfの静電容量があり、R2で25 nsの時定数が得られます。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 しかし、シミュレーションでは、V_BaseがV_Inの立ち下がりエッジに反応するまでに時間がかかることがわかります。 残念ながら、これはV_Outを私が望むよりずっと長く保つようです。V_outに対してグラフ化されたV_Inを参照してください（反転を覚えておいてください）。 R2またはR3を下げて回路を高速化することで「ストレッチング」を改善できますが、1次の観点からはなぜそうしなければならないのかわかりません。また、エッジが1つだけ遅い理由もわかりません。Q1のベースエミッタ容量はこれを説明できませんでしたか？私が見逃している二次効果はありますか？ PSベーストランジスタがエミッタトランジスタよりも小さいコモンエミッタ回路を使用するのは変だと思います。これを学術的な演習と呼びましょう。

9 switches  bjt 

私はこのように設計された500の抵抗器を持っています： それは茶色、赤、黒、黒、茶色です。すべてのバンドの間隔がほぼ等しい。120オームですよね？いいえ。これは10kの抵抗器です：茶色、黒、黒、赤、茶色。 なぜ彼らはそれをこのようにラベル付けするのでしょうか？彼らは簡単にそれを茶色、黄色、スペース、茶色とラベル付けすることができ、それを読む方法は明らかでしょう。テクニックが足りませんか？

9 resistors 

単一のMOSFETのゲート抵抗を計算する場合、最初に、回路を直列RLC回路としてモデル化します。ここで、Rは計算されるゲート抵抗です。LMOSFETゲートとMOSFETドライバの出力間のトレースインダクタンスです。Cmosfetゲートから見た入力容量です（mosfetデータシートではとして示されています）。次に、適切な減衰比、立ち上がり時間、オーバーシュートの値を計算します。C私のSCissC_{iss}R 複数のmosfetが並列に接続されている場合、これらの手順を変更してください。各MOSFETに個別のゲート抵抗を使用せずに回路を簡略化できますか、またはすべてのMOSFETに個別のゲート抵抗を使用することをお勧めしますか？はいの場合C、各MOSFETのゲートコンデンサの合計として使用できますか？ この回路のシミュレーション – CircuitLabを使用して作成された回路図 特に、TK39N60XS1F-ND製のHブリッジの駆動を目指しています。各ブランチには2つの並列mosfet（合計8つのmosfet）があります。mosfetドライバーセクションは、2つのUCC21225Aで構成されます。動作周波数は50kHzから100kHzの間です。負荷は、インダクタンスが31.83mH以上のトランスの一次側になります。

9 mosfet  gate-driving 

ATmega328 + NRF24でPCBレイアウトを設計しています。私のイメージでは、デカップリングキャップC1およびC2の必要性を完全に理解しています。 私の問題は次のとおりです。VCCがバッテリから供給されます（0.1 µFが並列）。 VCCがC1（1206セラミック0.1 µF）を通過してピン20に行くことに注意してください。C1から、VCCはピン7に行き、ピン7から他のデカップラーコンデンサ（C2、1206セラミック0.1 µF）に行きます。 それは正しいですか、それともVCCを2つのブランチに分割する必要がありますか？ 説明すると、これは他のレイアウトです：

9 pcb  decoupling-capacitor 

20 nsのセットアップタイムと0 nsのホールドタイムを持つ入力信号Xを持つポジティブエッジトリガーのDフリップフロップを考えます。何が出力されますか？ Cは周期が40 nsのクロック信号です。 6番目のポジティブエッジの間に、データ（またはX）が20 ns（セットアップ時間）の間、1から0になると安定しないことがわかります。したがって、出力は予測できません。 これを教授に尋ねたところ、フリップフロップの出力は20 ns以前の入力（X）の値であり、ここでは1になると彼は言った。 彼は正しいですか？

9 clock  flipflop  setup 

私はこのサイトで電圧フォロアの定義を進めていました http://www.learningaboutelectronics.com/Articles/Voltage-follower そして、基本的な問題が提示され、解決策としてオペアンプ電圧フォロワが提示されました。 この問題はオペアンプなしで解決できますか？

9 operational-amplifier  circuit-analysis  voltage-divider 

スコープと周波数カウンターが十分に高速になる前に、GhzからTHzの範囲の回路とデバイスのテストはどのように行われましたか？

9 rf  measurement  testing  frequency-measurement 

古い乾ききったプリンター（EPSON Stylus Photo R300）のプリントヘッドを分解したところ、ノズルのある表面の横にある、非常に小さな部品が見つかりました。それは長さ4 mm、幅3 mm、高さ2.5 mmです。上から（PCBから遠い側）からの外観は次のとおりです。 そして、下から見たところです（PCBに隣接する側）： 実際のプリントヘッドでは、まるで紙を「見ている」かのように下部に取り付けられていました。この部分はIRレシーバーとトランスミッターのペアのように見えますが、2つは非常によく似ており、プリンターが用紙を「見よう」とする理由がわかりません。 ヘッドの位置を追跡するために一般的に使用される光学式エンコーダーではないことは間違いありません。それは、私がすでに見つけて特定したものであり、問​​題のパーツはストライプテープからかなり離れていたためです。 それでは、このデバイスとは何ですか？また、印字ヘッドの下でのその役割は何ですか？ 答えに応じて編集：私はデバイスに電力を供給しようとしましたが、実際にそれらの1つはIR LEDのようです：

9 identification 

私の質問は、伝達関数の大きさを満たすために、なぜカットオフ周波数を選択するのですか？H（ω ）= 12√H（ω）=12 H(\omega) = \frac{1}{\sqrt{2}} したがって、カットオフ周波数がとしてどのように計算されるかを尋ねているのではありませんが、なぜそれがそのように選択されているのかを尋ねています。RL−−√RL \sqrt{\frac{R}{L}} 私は少し混乱しているように聞こえますが、それは私が混乱しているためです。前もって感謝します

9 transfer-function  low-pass  cutoff-frequency 

閉まっている。この質問はトピックから外れています。現在、回答を受け付けていません。 この質問を改善してみませんか？ 電気工学スタック交換のトピックになるように質問を更新します。 2年前休業。 不良なTektronix 2213アナログオシロスコープを手に入れ、それを修理したいと思っています。直線を表示する必要がある場合、代わりにこの異常な波形が表示されます。これにより、信号を表示するときに深刻な歪みが発生します。 その画像は直線である必要があり、入力結合はGNDに設定されています。これが設定の写真です： トレースは設定によって異なって見え、ボルト/目盛りが小さいほど大きくなり、秒/目盛りが小さいほど広くなり、実際の信号がどのように応答するかを正確に示します。この「信号」からトリガーすることさえできます。チャネル2でも同じように見えます。Z軸に影響を与えているように見えますが、強度の変化に注意してください。実際に同じ信号で変調されている場合に予想されるように、信号の振幅とは相関していないようです。 内部の電圧を確認しましたが、サービスマニュアルによると、許容範囲外のすべての電圧がわずかに高くなっています（調整された5Vラインを除く）。これは、マニュアルがテスト用に指定している115Vではなく、120Vになっているためだと思います。残念ながら、私はこの理論をテストするためのバリアックを持っていません。 どんなアイデアでも大歓迎です。私はマニュアルから各テストポイントを試し、波形が一致するかどうかを確認するところから始めますが、どの領域に焦点を合わせるかを知ることは大きな助けになります。ここにサービスマニュアルがあります：http : //w140.com/tektronix_2213_service.pdf これをトラブルシューティングできる別の良いオシロスコープがあります。私は関数発生器を接続し、信号をトレースして歪みが始まる場所を確認しようとしていますが、すべてのものからフロントエンドをプローブすることは非常に困難です。ほとんどのポイントに到達するには減衰板を取り外す必要があります。減衰板はフロントパネルボードに直接差し込まれます。動作中にほとんどをプローブする方法が見当たらないのですが、これからも試していきます。 何かが間違いなく1KHz校正出力にも影響を与えています。トレースは、測定に使用しているスコープに留まらず、約45KHzでトリガーされており、方形波の上下が非常に騒々しく見えます。それがそれを変調しているノイズとまったく同じかどうかはわかりません... 私はいくつかの電源レールのノイズ測定を行いました。50kHzで700mVのリップルを持つ-8.6Vラインと50kHzで1.2Vのリップルを持つ5Vラインを除いて、それらは妥当に見えます !! この深刻なリップルが問題の原因である可能性があると思います。ここで、電源について調査します。 ありがとう！

9 oscilloscope  repair 

不十分なPCB製造プロセス/アセンブリ、および使用されているはんだのタイプは、熱EMF（PCBのゼーベック）の問題を引き起こす可能性がありますか？使用する素材の種類に影響されますか？たとえば、めっきの品質、ビア、金、スズ、銅などの異なる金属の使用？

9 pcb  thermal  emf 

バックグラウンド トランスインピーダンスアプリケーションの場合、オペアンプを線形領域に保ち、オペアンプの飽和とオーバードライブ回復を回避する必要があります。 これは、ユニティゲインの安定したオペアンプを使用する場合、簡単な自動ゲイン制御回路で実行できます。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 ダイオードがオンになると、閉ループ応答は同じ帯域幅を維持しますが、その大きさは減少します。高周波フィードバック係数Cfeedback /（Cfeedback + Cin）は1に近づきますが、オペアンプはユニティゲインが安定しているので問題ありません。これをOPA656で実装しましたが、うまく機能します。 これは、非補償アンプでは機能しません。高周波フィードバックが多すぎると発振します。私はこれをOPA846で見ました。 質問 トランスインピーダンスアプリケーションで、非補償アンプを線形領域にどのように維持しますか？ 以下の回路のシミュレーションを試みましたが、追加の入力容量を切り替えると高周波フィードバックが減少することを期待していますが、結果は良くありません。 この回路をシミュレート 回路図のコンポーネント値は、実際の回路で使用しているものではありません。それらは回路の説明を簡単にするために丸い値です。たとえば、ダイオードがオフのときの最初の回路の高周波フィードバック係数は1/101です。実際のコンポーネントの値は、安定性の端に近い最大速度に調整されていますが、ボードの寄生成分のため正確にはわかりません。質問の邪魔になるでしょう。

9 operational-amplifier  amplifier  analog  photodiode