電気工学

これは、オペレーティングシステムを記述している場合、何を記述しているのかということです。1980年からマイクロプロセッサの基礎の本を読んでいるときにこれを尋ねると、この質問が頭に浮かびました。 最初のマイクロプロセッサチップはどのようにプログラムされましたか？ 答えは明らかかもしれませんが、それは私を悩ませています。

44 microprocessor 

FPGAはどのくらい安くなりますか？同等の機能を備えたマイクロプロセッサよりも高価であることは知っていますが、Linuxを実行するMicroblazeソフトコアを含むFPGAがあり、DSP機能（メディアコーデックなど）を実装するためのゲートを競争力のあるコストで残せるのではないかと思います、たとえば、Cortex A8（数量$ 20-30〜100）。 （私の用語が非慣用的、つまり間違っている場合はおologiesび申し上げます。訂正してコメントするか、直接編集してください。）

44 fpga  cost  softcore 

フリーウェアまたは低コストの回路/ PCB設計ソフトウェアを知っていますか？ 私は下にリストしたいくつかを知っていますが、その種がもっとあるかどうか疑問に思いました。あなたがソフトウェアで直面した優れた機能と問題に言及してください。

44 software  pcb  design  development 

PCB設計は初めてで、いくつかの回路図は0Ωまたは100mΩの抵抗を使用していることに気付きました。それらの目的は何ですか、またPCB設計でそれらを使用する必要があるのはなぜですか？ 通常、負荷がどれだけの電流を消費しているかを調べる場合は、PCBトレースにジャンパーピンを配置します（マルチメーターを使用してピンの電流を測定します）。この目的で抵抗を追加すると、PCBの多くの不動産を無駄にするように思われます。これが、ジャンパーピンではなく100mΩの抵抗が配置されている唯一の理由ですか（I = V /0.1Ω）？ その場合、そのようなmΩ抵抗をボードに配置する際に、信号や回路の動作に影響を与えないように考慮すべき点はありますか？

44 pcb  current  resistors  pcb-design  current-measurement 

ブレッドボードに次の回路を接続しています。 ポテンショメータを使用してゲート電圧を変化させます。混乱を招くのは、ウィキペディアによると、MOSFETはV（GS）> V（TH）および V（DS）> V（GS）-V（TH）のときに飽和状態になることです。 ゲート電圧を0からゆっくりと増加させると、MOSFETはオフのままです。ゲート電圧が約2.5V程度になると、LEDは少量の電流を流し始めます。ゲート電圧が約4Vに達すると、輝度の増加が停止します。ゲート電圧が4Vを超えると、LEDの輝度に変化はありません。電圧を4から12に急速に上げても、LEDの明るさは変わりません。 また、ゲート電圧を上げながら、ドレインからソースへの電圧を監視します。ゲート電圧が4V程度になると、ドレインからソースへの電圧は12Vから0V近くまで低下します。これは簡単に理解できます。R1とR（DS）は分圧器を形成し、R1はR（DS）よりもはるかに大きいため、R1ではほとんどの電圧が低下します。私の測定では、R1で約10Vがドロップされ、残りは赤色LED（2V）でドロップされています。 ただし、V（DS）は約0になっているため、V（DS）> V（GS）-V（TH）の条件は満たされていません。MOSFETは飽和状態にありませんか？この場合、MOSFETが飽和状態にある回路をどのように設計しますか？ 注：IRF840のR（DS）は0.8オームです。V（TH）は2V〜4Vです。Vccは12Vです。 これが、私の回路についてプロットした負荷線です。 さて、ここでの答えから得たのは、MOSFETをスイッチとして動作させるには、動作点が負荷ラインの左側にある必要があるということです。私の理解は正しいですか？ 上記のグラフでMOSFETの特性曲線を課すと、動作点はいわゆる「線形/三極管」領域になります。実際、スイッチは効率的に動作するために、できるだけ早くその領域に到達する必要があります。私はそれを得るのですか、それとも完全に間違っていますか？

44 mosfet 

230V ACを5V DCに変換するICはありますか？可能な限りロスレス。マイクロコントローラーを通常のコンセントに接続したいのですが、十分なスペースがありません。ありがとう。

43 voltage  ac  dc  converter 

以下は、おそらく電磁石を形成する銅コイルです。私の理解から、電子はコイルの周りを移動して磁場を生成します。しかし、なぜ電子はワイヤを飛び越えて最短経路をたどらないのでしょうか？ 以下に、電子が取るために（私にとって）理にかなっているパスを描画しようとしました：

43 current  electromagnetism  coil  electricity 

古いコンピューターハードウェアから有用なコンポーネントをはんだ付けしているときに、非常に多くの14.31818 MHzのクリスタルが見つかりました。 これは私には奇妙に思えた。人間の時間単位への非常に重要な変換でこのような不規則な周波数を使用するのはなぜですか？ 最初は、特定の専用用途の別の周波数の倍数である必要があると考えました（オーディオサンプリング周波数として一般的に使用される44.1 kHzなど）が、私の推測では、1/7 * 10 Hzとπ/ 22 *10⁸Hz、両方とも約2‰であり、これらのどれが役に立つかを推測することはできないようです。

43 frequency  oscillator  crystal 

ポータブルデバイスの最新のタッチスクリーンのほとんどはガラスでできています。 このガラスは、誤って落とした場合に破損することがよくあります。また、非常に反射性があるため、強い光の下での使用が困難です。 私はガラスのないタッチスクリーンが存在することを知っています。たとえば、e-ink e-readerのマルチタッチスクリーンの前面はプラスチックです。私は、多くの飛行機の個人用機内エンターテイメントシステムなど、他の多くの例を覚えています。 最近のほとんどのポータブルタッチデバイスの前面には、プラスチックなどではなくガラスパネルが付いているのはなぜですか？ ガラスの割れはかなり大きな問題のようです。 編集：私は多くのひび割れタッチデバイスを見てきました、そしてそれはほとんど常にひび割れているフロントパネルだけです。通常、実際の表示は問題ありません。デジタイザーでさえ、通常完全に機能します。

43 touchscreen  materials  flexible  durability  plastic 

会話中に、同僚は、無線テレビおよびラジオ放送局が、信号の「負荷」に基づいて視聴者またはリスナーの数を決定できることを提案しました。これはまるでブプキーのように思えますが、彼は私の好奇心をそそり、ウェブを検索して彼が正しいか間違っているかを証明する際に識別可能な答えを見つけることができませんでした。 そのようなことは可能ですか？送信機のブロードキャスト範囲内の受信機の数は、その信号に「負荷」をかけますか？私はいつも、送信機に必要な電力量が、信号を確実に受信できる距離を単に決定すると考えていました。無線信号を受信するAFAIKは、リスナーの側で実際の電力を必要としません。ただし、その信号をフィルタリングして有用なものに増幅し、その電力はローカルで提供されます。 これが本当なら、送信機から一定の半径に複数の信号モニターを配置し、それぞれの信号強度を測定できると私には思えました。信号の弱いモニターには、そのモニターとトランスミッターの間にレシーバーを追加する必要があります。レシーバーを使用すると、レシーバーごとに半径-3 dBmの半径内のレシーバー数を推定できます。 私が知っていることは、送信機と受信機の間の障害物が信号の強度を低下させることであるため、その状況では、建物、木、山、鳥、降水、雲、飛行機、ヘリコプター、低空飛行カヤックを考慮する必要があります、大きな雪だるま、サンタクロース。

43 rf  signal  radio  transmitter  receiver 

設計段階でハードウェアの決定をどのように文書化しますか？過去に作成したハードウェア設計を確認する際に、次の質問を自問する必要を避けるにはどうすればよいですか？ なぜこのコンポーネントを選択したのですか？ このコンポーネントにこれらの特定のパラメーターを選択した理由/方法 回路のこの部分は何をしますか？ このコンポーネントの消費電力はどのくらいですか？ この回路の総消費電力はいくらですか？ このコンポーネントを他のコンポーネントに置き換えることはできますか？このコンポーネントと同等のコンポーネントはありますか？等 回路の設計段階での決定と計算を文書化する良い方法は何ですか？数百のデータシートページを再度調べることなく、上記の質問に対する回答を得るにはどうすればよいですか？ 考えられる方法の1つは、回路図ファイルにメモを追加することです（EDAがサポートしている場合）が、あまり多くの情報で回路図を乱雑にしたくありません。

43 pcb-design  design  components  schematics  documentation 

示されている回路を作成しました。私は9Vバッテリー（実際には9.53Vを捨てる）とArduinoからの5Vを使用して、9ボルトと5ボルトの両方でテストしています。トランジスタはBC 548Bです（使用しているデータシートはこちらです）。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 RbとRcの値を変更していくつかのテストを行った結果、次の結果が得られましたが、実際に正しいかどうかはわかりません。 9V Ref Rb Rc Ib (μA) Ic (mA) Beta 1 160k 560 50 15.6 312 2 470k 1.2k 18 6.15 342 3 220k 1.2k 41 7.5 183 4 180k 1.2k 51 7.5 147 5V Ref Rb Rc Ib (μA) Ic (mA) Beta 1 160k …

43 transistors  bjt 

EFR32BG13 Bluetooth Low Energy SoCを中心に構築された4層設計に取り組んできました。アンテナのインピーダンスを測定して整合回路を構築しようとしたときに、接地された短いコプレーナ導波路（GCPW）伝送ラインが伝送ラインよりもアンテナのように機能していることを発見しました。 問題の原因を絞り込むために、単純な4層の伝送ラインテストボードを作成しました。 ボードは100 mm角です。ALLPCBでこれらのボードを製造しました。ALLPCBは、すべての層に35μmの銅を指定し、最初の2つの層の間に0.175 mmの誘電体（誘電率4.29）を指定しました。AppCADを使用して、0.35 mmのトレース幅と0.25 mmのギャップを持つ設計では、48.5Ωのインピーダンスが得られることがわかりました。ボードの最上層は上の赤色で示されています。他の3つの層は、次のようなグラウンドプレーンです。 本日、ボードを受け取り、下から2番目のセクション（両端にSMAコネクタがあるGCPWの直線部分）のS21をテストすることから始めました。ポート1と2に短い同軸ケーブルを接続したHP 8753C / HP 85047Aと、それらの同軸ケーブルの間に接続されたテストボードを使用しました。驚いたことに、これは私が見たものです： 2.45 GHzでは、伝送ラインの応答は-10 dBです。ボードを「スルー」コネクタに交換すると、期待どおりの結果が得られます。 最初のテストはスラムダンクだと思い、その上でより複雑なテストで問題を見つけ始めたので、私は少し困っています。私はVNAを持ち、ここで間違っていることを知りたいと強く望んでいます。私のテスト方法またはGCPW設計自体に問題がありますか？どんな助けでも大歓迎です！ 編集： Neil_UKが示唆したように、はんだマスクを削り取り、ギャップをはんだで埋めることにより、1つのボードのサーマルを除去しました。この構成でS11とS21を測定すると、次の結果が得られます。 S21プロットを前の結果と比較すると、知覚可能な違いはないようです。 編集2： mkeithが示唆するように、古い「スコアとブレーク」メソッドを使用して、テストボードの「ストリップ」の1つを残りから分割しました。ブレークオフすることを選択したボードは、サーマルを削除したボードと同じであるため、この結果は前のプロットをさらに修正したものです。ここにあります： S11プロットでは谷が深くなっていますが、伝送ラインとしてのボードの機能に大きな改善はありません。 編集3：これは、最新の実施形態のボードの写真です。 編集4： 1つのSMAコネクタの両側のクローズアップショット： SMAコネクタはMolex 0732511150です。PCBランドは、データシートの推奨事項に従います。 http://www.molex.com/pdm_docs/sd/732511150_sd.pdf 編集5：これは、1つのエッジの近くのボードの断面です。 緑色の線は、製造元の仕様に合わせて拡大縮小されており、ここにコピーされています。 編集6：これは、ボードのトップダウン写真で、予想される寸法を示す赤いスケール線があります。 編集7：中央の大きなSMAランドの効果を確認するために、一方のボードの中央パッドを削り、残りのトレースと同じ幅にしました。次に、銅テープを使用して両側のグラウンドを拡張しました。 その後、S11とS21を再テストしました。 これにより、S11が大幅に改善されたように思われます。これは、実際には、大きなセンターランドがラインの両端に静電容量を生成し、共振を引き起こしたと信じさせてくれます。 編集8： SMAからGCPWへの移行を処理する方法に関するガイダンスを探して、このホワイトペーパーに出会いました。 http://www.mouser.com/pdfdocs/Emerson_WhitePaperHiFreqSMAEndLaunch.pdf この論文では特に高周波基板の使用について言及していますが、その多くはここでもまだ適用できると思います。2つの主な点が際立っています。 GCPWはボードの端までずっと続きます。 高周波エンドランチSMAコネクタは、GCPWへの影響を最小限に抑えるために、より短く狭いピンを使用します。これらは、伝送ラインに細い中心導体があるこのようなアプリケーションにより適しています。

43 rf  transmission-line  vna 

nFまたはµFコンデンサの大きさについては、PCBボード上に構築できると思います。コンデンサは2つの金属層とそれらの間の何かのようなものです。 これは可能ですか？ コンデンサを購入するのではなく、PCBボード上のコンデンサを設計するだけです。PCBボード上の二重金属層。

43 pcb  capacitor  pcb-design 

私はプロのPCBデザイナーがどのようにレイアウトを行い、そのテクニックから学ぶかを見るために、特にグラフィックスカードの複雑な商用PCBをチェックしていました。 以下に示すカードを確認すると、ビアの配置に関して2つのことに気付きました。 （より高い解像度の画像をここに示します）。 PCBは、エッジ全体がステッチビアで囲まれています。これらすべての役割は何ですか？シールドとして機能するためにグランドに接続されていると思いますが、それが本当なら、この配置によってどのようにこのシールドを達成するのか技術的に理解できませんか？ 取り付け穴の近くを見ると、パッドの周りにビアが追加されていることに気付きました。なぜですか？

43 pcb  pcb-design  signal-integrity