タグ付けされた質問 「spartan」

これは、NPN BJT（バイポーラジャンクショントランジスタ）について私が知っていることです。 ベースエミッタ電流はコレクタエミッタでHFE倍に増幅されるため、 Ice = Ibe * HFE Vbeはベースエミッタ間の電圧であり、他のダイオードと同様に、通常は約0.65 Vです。Vecしかし、私は覚えていません。 Vbeが最小しきい値よりも低い場合、トランジスタは開いており、どの接点にも電流は流れません。（大丈夫、たぶん数μAのリーク電流ですが、それは関係ありません） しかし、まだいくつか質問があります。 トランジスタが飽和しているときの動作は？ Vbeしきい値より低い以外の条件の下で、トランジスタをオープン状態にすることは可能ですか？ さらに、この質問で私が犯した間違いを（回答で）遠慮なく指摘してください。 関連する質問： トランジスタがどのように機能するかは気にしませんが、どのように動作させることができますか？

14 transistors  bjt  physics  saturation  camera  detection  arduino  power  electromagnetism  inductive  design  digital-logic  vhdl  led  spectrum-analyzer  soldering  dc-motor  glue  voltage  diodes  high-voltage  rectifier  dsp  arduino  microcontroller  digital-logic  mbed  fpga  xilinx  vhdl  spartan  pcb-design  esd  integrated-circuit  function-generator  stepper-motor  ratings  capacitor  resistors  surface-mount  dsp  power-supply  resistance  inductive  arm  compiler  keil  linux  simulation  communication  filter  digital-logic  signal  rectifier  transformer  frequency  generator  counter  verilog  fpga  arduino  serial  computers  audio  fpga  verilog  spartan  legal 

私は大規模なFPGAデザインに取り組んでおり、現在使用しているFPGAのリソース制限であるCSG225パッケージのザイリンクスLX16に非常に近づいています。 設計もほぼ完了していますが、現時点ではFPGAに収まりません。部品をオフにしてフィットさせることはできますが、デザインを完了し、タイミングとサイズの要件を満たすために、リソースの使用量を減らす必要があります。 設計のどの部分が最もリソースを消費しているかを特定するのに役立つレポートがツールにあるかどうかを知りたいです。私のデザインはパーティション分割されておらず、約12個以上のVHDLモジュールに分割されています。 ザイリンクスのタイミングレポートは素晴らしいものですが、スペース節約の観点から見れば、最高の価値をどこで得ることができるかを知る必要があります。 また、どのタイプのリソースが不足しているか、またはそれらのリソースにどのような影響があるのか​​を判断するのも困難です。 もう1つの面倒な点は、デザインが大きくなると、タイミングを満たすために使用されていたコンポーネントが配置が理想的ではなくなったために失敗し始めていることです。 現在、配置配線後のスタティックタイミングレポートを使用し、SmartXplorerを使用しています。タイミングを最適化するために設計戦略を使用しています。 デザインの一部をオフにしてフィットさせると、次のような結果が得られます。 スライスレジスタ使用率：42％スライスLUT使用率：96％完全に使用されたLUT-FFペアの数：38％これは、レジスターは軽いが、ゲート使用率が高いということですか？ 開発者がエリアを最適化するのに役立つツールはありますか、少なくともコードについてより多くの洞察を与えることができますか？ 更新： モジュールレベルの使用率を確認したところ、LUT全体の約30％を占める小さな接着剤非同期fifoがいたるところにあることがわかりました。高速バスのクロスクロックドメインの接着剤として使用しています。クロックは密接に関連しているため、これらを削除できるはずです。（120 MHz入力、DCMで100 MHzおよび200 MHzを生成）

11 fpga  vhdl  xilinx  spartan  optimization 

さて、これはFPGAに関する私の質問の続きです。 最後に、Spartan 6 FPGAを搭載したDigilent Atlysを選択しました。マイクロコントローラーである程度の作業を行ったものの、FPGAの経験はありません。 FPGAのデータシートを最後まで読んだので、Verilogから始めることをお勧めします。コード例は見つかりませんでしたが、データシートでさえ初心者にはわかりません。 今、プログラミング、シミュレーション、合成について少し手をやりたいのですが、これが私がやりたいことです 奇数の周波数、たとえばFPGAから54Mhz（100Mhzクロックで動作）を生成し、ピンの1つにルーティングします。これにはおそらくDCMまたはPLLを使用する必要がありますが、ここから開始する方法がわかりませんか？ FPGAからある種のI2C読み取り書き込みを実装します。 私が探しているのはリファレンスです。DCM、スライス、clbなど、FPGA内で使用可能な各ハードウェアコンポーネントのコード例と説明が記載されたオンラインの書籍または本です。 これで、FPGAの世界を始めることができると思います。

11 fpga  xilinx  spartan 

ISE iMPACTを使用してプログラムする4つのSpartan 6 FPGAを接続するJTAGチェーンがあります。ソフトウェアは、4つのFPGAの厳密なサブセットを連続して、任意の順序で正常にプログラムできます。ただし、4つすべての FPGA をプログラムしようとすると、最後のFPGAのDONEピンがHighにならず、プログラミングが失敗します。 この奇妙な行動の原因は何でしょうか？ ノート： 3つのFPGAをプログラミングした後、4番目のFPGAのステータスレジスタのINIT_Bビットは0ですが、INIT_Bピンはハイです。3番目のFPGAをプログラミングする直前は、そのビットは1でした。これは、4番目のFPGAがロックされていることを示しています。 SelectMapを使用してプログラミングする場合、4つのFPGAをすべて問題なくプログラムできます。 SelectMapを使用して3つのFPGAをプログラムしても、4番目のFPGAはJTAGを使用してプログラムできません。 4つの完了したピンのそれぞれは、4.7Kオームの抵抗を介して3V3にプルアップされ、その後一緒に接続されます。 私が試したこと： チェーンからFPGAの1つを切断しても、残りの3つのFPGAをプログラムすることができます。 最後のFPGAの4.7Kオームのプルアップ抵抗を330オームの抵抗に交換しても問題は解決しません。

9 fpga  jtag  spartan 

気に入ったFPGAボードを見つけました。ザイリンクスSpartan 6 LX45を使用しています。Spartan 6シリーズのデータ​​シートに行ったところ、43,661個のロジックセルがあるとだけ表示されていました。ゲートはいくつありますか？または、ロジックセルの数から総ゲート数をどのように計算しますか？

8 digital-logic  fpga  xilinx  spartan 

ザイリンクスSpartan 3やVirtex 5などの通常のFPGAを使用している場合、倍精度浮動小数点64ビット乗算または除算を実行するには何サイクルかかりますか。 私が理解している限り、FPGAにはハードFPUがなく、標準のIEEEライブラリまたはその他の素材を使用して作成する必要があります。つまり、1サイクルでは実行されないため、100 Mhz CPUと100 MHz Spartan / Virtex FPGAのパフォーマンスを比較するための大まかな見積もりを探しています。 私は主に浮動小数点演算子に興味がありますが、整数演算の経験があれば、それも評価されます。

8 fpga  xilinx  math  spartan  floating-point 

私は90年代からMCUを扱ってきましたが、最近ザイリンクスのSpartan6シリーズチップを使用してFPGAシーンに挑戦しました。センサーとモーターを備えた単純なファクトリオートメーション設計と、すべてをリンクするためのいくつかのインテリジェンスを想定すると、どのタイプのデバイスで、MCUまたはFPGAの設計をより速く簡単に仕上げることができますか？私がFGPAを一般に初めて使用するので、小さなまたは「明白な」点も高く評価されます。

8 microcontroller  fpga  xilinx  development  spartan