FPGAロジックゲート数

気に入ったFPGAボードを見つけました。ザイリンクスSpartan 6 LX45を使用しています。Spartan 6シリーズのデータ​​シートに行ったところ、43,661個のロジックセルがあるとだけ表示されていました。ゲートはいくつありますか？または、ロジックセルの数から総ゲート数をどのように計算しますか？

FPGAメーカーは、手の波状のマーケティング資料であっても、同等のゲート数を使用しなくなっています。コード行やプロセッサ速度のメガヘルツと同様に、これはデバイスの機能を測定するための非常に不正確な測定基準であり、FPGA市場では、顧客はその使用を抑制するのに十分賢明です。

必要なデバイスのサイズを見積もるには、p。の概要を確認する必要があります。リンクしたデータシートの2つ。通常、デザインプロセスの早い段階で、フリップフロップの数、I / Oの数、およびデザインに必要なRAMの量について、適切なアイデアを得ることができます。通常、これらのいずれかが、必要な部品のサイズを決定する重要なリソースになります。

コストの制約が厳しくない場合は、必要と思われるサイズの2倍以上のデバイスを使用してください。使用可能なリソースに設計を適合させるために設計ツールをそれほどハードに動作させる必要がないため、設計に機能クリープの余地を与え、開発をスピードアップします。

編集、コメントからの取り込み、

あなたのデザインはほとんどクロックされていないと述べました。

これに関する問題は、FPGAデザインツールがクロッキングとその結果として生じるタイミング制約に依存して、合成されたデザインの最適化を推進することです。FPGAでクロックなしの設計を行う場合は、原則として可能ですが、ツール（またはベンダー）からの支援はあまり得られないため、おそらく、そのようなことを行う専門のコミュニティを見つける必要があります。任意のサポートを取得します。

いずれの場合も、Spartan 6 コンフィギャブルロジックブロックユーザーガイドを参照して、各ブロックで使用可能なリソースを確認できます。次に、設計をそれらのリソースにメンタルにマッピングして、必要なブロックの数を確認します。これで、適切なサイズのデバイスを選択できます。

たとえば、そのドキュメントでは、LX45パーツに約27,000個の6入力LUTが含まれていることがわかります。各LUTを使用して、最大6つの入力を持つ任意の組み合わせロジックを実装できます。このプリミティブでロジックを表現できる場合は、デザインがデバイスに適合するかどうかを推定できます。

FPGAは単なるゲート（LUT、FF、ブロックRAM、乗算器など）ではなく、いくつあるかを理解しようとすると、かなり意味のない作業になります。FPGA企業のマーケティング部門は、これまで、論理セルの数の1.4倍に相当する同等のゲート数のような数を投げてきましたが、私は彼らがこの慣行をやめたと信じています。

特定のデザインがFPGAに収まるかどうかを判断する場合は、さまざまなサイズのFPGAのHDLでいくつかのトライアル合成を実行するのが最適です。

別の方法でやってみてください-すでに整理されたモジュールがあるように、それは他のコメントから聞こえます。それをFPGAツールにフィードします。無料のものでも、合成からのLUT / BRAM / FFカウントの見積もりを提供します。これにインスタンスカウントを乗算し、スラックを追加すると、FPGAのサイジングに使用できるLUTカウントが得られます。

もちろん、LUTの入力数や、マルチプレクサなどのサポート回路がいくつあるかという点で、アーキテクチャがそれぞれ異なるため、検討するFPGAのタイプごとに行う必要があります。 LUTS。そして、あなたの回路がそれを利用できるかどうか...