タグ付けされた質問 「saturation」

「飽和モード」では、BJTは単純なスイッチとして機能することを理解しています。LEDを駆動する前にこれを使用しましたが、トランジスタをどのようにしてその状態にしたかを明確に理解できません。 Vbeを特定のしきい値よりも上げると、BJTは飽和しますか？私が理解しているように、BJTは電圧制御ではなく電流制御されているため、これには疑問があります。 Ibが特定のしきい値を超えることを許可することにより、BJTは飽和状態になりますか？ある場合、このしきい値はコレクターに接続されている「負荷」に依存しますか？トランジスタのベータがIcの制限要因ではなくなるほどIbが十分に高いため、トランジスタは飽和状態になりますか？

45 transistors  bjt  saturation 

「コアは電流を処理するのに十分な大きさではなく、飽和状態に達する」とよく耳にします。飽和とは何ですか？なぜ飽和に達するのが悪いのですか？

31 inductor  inductance  saturation 

これは、NPN BJT（バイポーラジャンクショントランジスタ）について私が知っていることです。 ベースエミッタ電流はコレクタエミッタでHFE倍に増幅されるため、 Ice = Ibe * HFE Vbeはベースエミッタ間の電圧であり、他のダイオードと同様に、通常は約0.65 Vです。Vecしかし、私は覚えていません。 Vbeが最小しきい値よりも低い場合、トランジスタは開いており、どの接点にも電流は流れません。（大丈夫、たぶん数μAのリーク電流ですが、それは関係ありません） しかし、まだいくつか質問があります。 トランジスタが飽和しているときの動作は？ Vbeしきい値より低い以外の条件の下で、トランジスタをオープン状態にすることは可能ですか？ さらに、この質問で私が犯した間違いを（回答で）遠慮なく指摘してください。 関連する質問： トランジスタがどのように機能するかは気にしませんが、どのように動作させることができますか？

14 transistors  bjt  physics  saturation  camera  detection  arduino  power  electromagnetism  inductive  design  digital-logic  vhdl  led  spectrum-analyzer  soldering  dc-motor  glue  voltage  diodes  high-voltage  rectifier  dsp  arduino  microcontroller  digital-logic  mbed  fpga  xilinx  vhdl  spartan  pcb-design  esd  integrated-circuit  function-generator  stepper-motor  ratings  capacitor  resistors  surface-mount  dsp  power-supply  resistance  inductive  arm  compiler  keil  linux  simulation  communication  filter  digital-logic  signal  rectifier  transformer  frequency  generator  counter  verilog  fpga  arduino  serial  computers  audio  fpga  verilog  spartan  legal 

コアを使用したトロイドインダクタの飽和電流を計算するにはどうすればよいですか？ 飽和電流を超えた後の電流は、誘導性にどのような影響を与えますか？

13 inductor  saturation 

私は、BJTから高速（BC847クラスのトランジスタで10〜20ns）のデジタル「バッファ」/「インバータ」を構築しています。スキームが添付されています。 ショットキーダイオードを追加することでローサイドBJTの飽和を防ぐことはできますが、ハイサイドでは機能しません。ベース抵抗の抵抗を減らす以外のヒントはありますか？

12 bjt  saturation 

場合によっては、トランスのコアとは異なり、インダクタのコアにギャップを設ける必要があります。変圧器のコアの理由を理解しています。コアの飽和を心配する必要はなく、巻線のインダクタンスをできるだけ高くしたいと考えています。 インダクタンスの式は次のとおりです。 L=N2AL=N21R=N2ℓcμcAc+ℓμ0Ac=N2Acℓcμc+ ℓμ0L=N2あL=N21R=N2ℓcμcあc+ℓμ0あc=N2あcℓcμc+ℓμ0 L = N^2A_L = N^2\dfrac{1}{R} = \dfrac{N^2}{\dfrac{\ell_c}{\mu_cA_c} + \dfrac{\ell}{\mu_0A_c}} = \dfrac{N^2A_c}{\dfrac{\ell_c}{\mu_c} + \dfrac{\ell}{\mu_0}} そして、磁束密度の式： B = μN私ℓ=N私ℓμ=N私ℓcμc+ ℓgμ0B=μN私ℓ=N私ℓμ=N私ℓcμc+ℓgμ0 B = \dfrac{\mu N I}{\ell} = \dfrac{N I}{\dfrac{\ell}{\mu}} = \dfrac{N I}{\dfrac{\ell_c}{\mu_c} + \dfrac{\ell_g}{\mu_0}} どこ、 NNN：巻数 RRR：コアの全抵抗 あLあLA_L：係数：ワイヤーを流れる電流：コアの：コアの平均磁路：ギャップの長さ：断面コアの面積：インダクタンス：磁束密度あLあLA_L 私私I μcμc\mu_c ℓcℓc\ell_c ℓgℓg\ell_g AcAcA_c LLL BBB これら2つの式から理解できることは、ギャップの長さが磁束密度とインダクタンスの両方に同じ比率で影響することです。インダクタを設計するときは、磁束密度を低く保ち、コアが飽和せず、コア損失が低く抑えられるようにします。磁気抵抗を高く保つためにギャップを残して、コアに流れる磁束が少なくなり、コアが飽和領域から離れると人々は言います。ただし、そうすることでインダクタンスも減少します。ギャップを残すことにより、同じ係数で磁束密度とインダクタンスを低減します。次に、ギャップを残す代わりに、巻線のターン数を減らすこともできます。 意味のあるギャップを残す唯一の理由は、設計パラメーターの数を増やして、最終的に近いインダクタンス値を取得することです。私はギャップを残す他の理由を見つけることができません。 インダクタを設計する際にギャップを残すことが避けられない理由は何ですか？

11 inductor  design  saturation 

フィードバックが断続的に切断されている場合、オペアンプが飽和状態になるのをどのように防ぐことができますか？ たとえば、この回路（実際の問​​題の簡略化されたケース）では、オペアンプは負荷への電流源として機能しますが、負荷が切断される場合があります。 負荷が切断されると、オペアンプの出力は正のレールになり、オペアンプは飽和状態になります。負荷が再接続されると、オペアンプは電流の調整を開始するのに余分な時間を要し、その後、予想される電流設定値にスルーします。オペアンプによっては、飽和状態から回復するまでの時間が非常に長くなる場合があります。負荷を流れる電流は、その時間に可能な最大値です（タッチ）。 この場合、飽和をどのように回避できますか？それを行うフィードバックネットワークにいくつかの追加コンポーネントがありますか？多分ある種の入力または出力クリッピング回路？組み込み回路を使用して、出力（または入力）からレールから離れる電圧を本質的に制限するオペアンプはありますか？

8 operational-amplifier  saturation  voltage-clipping