タグ付けされた質問 「passive-networks」

非同期シリアル通信は今日でも電子機器に広く普及しているため、私たちの多くはそのような質問に時々出くわしたと思います。電子デバイスDと、PCシリアル回線（RS-232または同様のもの）で接続され、継続的に情報を交換する必要があるコンピューターを検討してください。すなわち、PCそれぞれコマンドフレームを送信しており、それぞれステータスレポート/テレメトリーフレームで応答しています（レポートはリクエストへの応答として、または独立して送信できます-ここでは実際には関係ありません）。通信フレームには、任意のバイナリデータを含めることができます。通信フレームが固定長パケットであると仮定します。X msDY ms 問題： プロトコルは継続的であるため、受信側は同期を失ったり、進行中の送信フレームの途中で「結合」したりする可能性があるため、フレームの開始（SOF）がどこにあるかはわかりません。Aデータは、SOFに対する相対的な位置に基づいて異なる意味を持ち、受信したデータは破損する可能性があり、永久に破損する可能性があります。 必要なソリューション 短い回復時間でSOFを検出するための信頼性の高い区切り/同期スキーム（つまり、再同期に1フレーム以上かかることはありません）。 私が知っている（そして使用している）既存のテクニック： 1）ヘッダー/チェックサム -事前定義されたバイト値としてのSOF。フレームの最後のチェックサム。 長所：シンプル。 短所：信頼できません。不明な回復時間。 2）バイトスタッフィング： 長所：信頼性が高く高速な回復で、どのハードウェアでも使用可能 短所：固定サイズのフレームベースの通信には適していません 3）9番目のビットマーキング -各バイトに追加ビットを追加します。SOFでマークされたSOF 1とデータバイトには次のマークが付けられ0ます。 長所：信頼性が高く、高速な回復 短所：ハードウェアサポートが必要です。ほとんどのPCハードウェアおよびソフトウェアでは直接サポートされていません。 4）8番目のビットマーキング -上記の一種のエミュレーション。9番目ではなく8番目のビットを使用し、各データワードに7ビットのみを残します。 長所：信頼性の高い高速リカバリは、どのハードウェアでも使用できます。 短所：従来の8ビット表現と7ビット表現の間のエンコード/デコードスキームが必要です。やや無駄だ。 5）タイムアウトベース -定義されたアイドル時間の後に来る最初のバイトとしてSOFを想定します。 長所：データオーバーヘッドなし、シンプル。 短所：それほど信頼できません。Windows PCなどのタイミングの悪いシステムではうまく動作しません。潜在的なスループットのオーバーヘッド。 質問： 問題に対処するために存在する他の可能な技術/解決策は何ですか？上記のリストで簡単に回避できる短所を指摘できますか？システムプロトコルをどのように設計しますか（または設計しますか）？

24 serial  communication  protocol  brushless-dc-motor  hall-effect  hdd  scr  flipflop  state-machines  pic  c  uart  gps  arduino  gsm  microcontroller  can  resonance  memory  microprocessor  verilog  modelsim  transistors  relay  voltage-regulator  switch-mode-power-supply  resistance  bluetooth  emc  fcc  microcontroller  atmel  flash  microcontroller  pic  c  stm32  interrupts  freertos  oscilloscope  arduino  esp8266  pcb-assembly  microcontroller  uart  level  arduino  transistors  amplifier  audio  transistors  diodes  spice  ltspice  schmitt-trigger  voltage  digital-logic  microprocessor  clock-speed  overclocking  filter  passive-networks  arduino  mosfet  control  12v  switching  temperature  light  luminous-flux  photometry  circuit-analysis  integrated-circuit  memory  pwm  simulation  behavioral-source  usb  serial  rs232  converter  diy  energia  diodes  7segmentdisplay  keypad  pcb-design  schematics  fuses  fuse-holders  radio  transmitter  power-supply  voltage  multimeter  tools  control  servo  avr  adc  uc3  identification  wire  port  not-gate  dc-motor  microcontroller  c  spi  voltage-regulator  microcontroller  sensor  c  i2c  conversion  microcontroller  low-battery  arduino  resistors  voltage-divider  lipo  pic  microchip  gpio  remappable-pins  peripheral-pin-select  soldering  flux  cleaning  sampling  filter  noise  computers  interference  power-supply  switch-mode-power-supply  efficiency  lm78xx 

前の質問に関連して、突入電流のUSB 2.0要件を理解しようとしています。基本的な考え方は理解していますが、いくつかの詳細はまだわかりません。仕様の状態、部分的には、その： ケーブルの下流端に配置できる最大負荷（CRPB）は、44Ωと 並列の10μF です。10μFの容量は、機能内のVBUSラインに直接接続されたバイパスコンデンサと、デバイス内のレギュレータを介して見える容量効果を表しています。44Ωの抵抗は、接続中にデバイスによって消費される電流の1単位負荷を表します。 デバイスでより多くのバイパスキャパシタンスが必要な場合、デバイスは、上記の負荷の特性に一致するように、何らかの形のVBUSサージ電流制限を組み込む必要があります。 USB-IF は、突入電流テストの説明も提供します。 突入電流は、接続後少なくとも100ミリ秒間測定されます。取り付けは、プラグのVBusとグランドピンがレセプタクルと嵌合する瞬間に定義されます。 100 msの間隔中に100 mAを超える電流は、突入電流イベントの一部と見なされます。突入電流は領域に分割されます。領域とは、少なくとも100 µsの間、電流が100 mAを下回るまで電流が100 mAを超える間隔です。100ミリ秒の期間中に複数の突入領域が存在する可能性があります。合格/不合格は、最も高い電荷を持つ地域によって決まります。 これは明確ですが、最小の測定時間を示しているだけであり、突入領域にどのアルゴリズムが適用されて合格/不合格の判断が下されるかはわかりません。私が考えるアイデアは、電流が100ミリアンペアを超える地域の間に、電流は、このウィンドウの間に転送された全電荷を取得するために統合されているということです、そして全電荷はあなたが10μFの// 44になるだろうものよりも大きくてはいけませんΩ負荷。ある情報源によると、これは5V * 10 µF = 50 µCです。それは私の理解が少し不安定になるところです。 理解しやすくするために、次の回路を分析しました。 [R1の抵抗値は、任意の仕様の一部ではありませんが、私はそれが数学を行う必要がある、と私は、必要に応じて、それがゼロに手放すことができます。]で、現在の開始とする指数関数的に減衰V 1 /（R 1 + R 2）時定数（1 / R 1 + 1 / R 2 ）- 1 C 1。V1/ R1V1/R1V_1/R_1V1/（ R1+ R2）V1/（R1+R2）V_1/(R_1 + R_2)（1 / R1+ …

18 usb  passive-networks 

免責事項：私は電気工学のバックグラウンドが限られた地球物理学者です。この問題が非常に簡単なのか、非常に複雑なのか、まったく無意味なのかはわかりません。 私の目標：抵抗ネットワークを使用して、岩石サンプルのバルク抵抗率を決定します。 岩石サンプルは、高抵抗を持つ特定の抵抗器（固体岩を表す）と低抵抗値を持つ他の抵抗器（岩石内の流体経路を表す）を備えた抵抗器ネットワークを使用してモデル化されます。 以下に示すように、均一なグリッド上に抵抗器のネットワークがあるとします。示されている例では、各ラインセグメントには、3行3列のグリッドに1〜24というラベルが付いた関連する抵抗器があります。各ラインセグメントの抵抗は既知です。 グリッドの全長はLLLで、「面積」はAAA（この場合は2次元の例であるため、面積も単なる長さです）。サンプルのバルク抵抗率は次のようになります。 ρbulk=ReffALρbulk=ReffAL\rho_{bulk} = \frac{R_{eff}A}{L} 私の質問：ネットワークの実効抵抗、を決定するにはどうすればよいReffReffR_{eff}ですか？ 私はオンラインで調べましたが、見つけることができるのは無限ネットワーク、ソースおよびシンク電流などに関する議論だけです。電流や電圧には興味がありません。 この問題は現状のままで解決できますか？

14 circuit-analysis  resistors  resistance  passive-networks  resistivity 

これは、入出力電圧波形を備えた基本的なRC微分器の回路です。 まず、電源がオンになっているのに出力電圧が低下する（コンデンサから電荷が放電される）理由がわかりません。 次に、抵抗の両端の電圧が負のレベルに低下する理由がわかりません。 簡単な質問であることは承知していますが、この基本的な回路を理解するのを手伝ってください-ありがとうございます。

12 theory  passive-networks 

私はこの発振器の回路図を見つけました、そしてそれについてもっと情報を見つけたいと思います。

8 oscillator  passive-networks 

私はRC充電/放電回路の原理を理解しようとしていますが、その動作の特定の側面に関して途方に暮れています。 私は、特定の周波数で0Vから5Vのレベルを与える方形波ジェネレータを持っています。たとえば、50％のデューティサイクルで1Khzです。私のR = 3.3KおよびC = 100nf。 私の考えでは、発電機が高い状態のときにコンデンサが充電され、発電機が低い状態のときにコンデンサが均等に放電するとします。次に、充電が残っていないはずであり、そのレベル（充電されていない）を維持する必要があります。しかし、実際に試してみると、最終的にコンデンサが中間レベルまで充電されることがわかりました。これは2Vであり、私の心では理解できません。 コンデンサの充電と放電、およびRC回路の異なるレートは正確に何が起こっているのですか？

8 charging  discharge  passive-networks