タグ付けされた質問 「gate-driving」

私は、オペアンプとパワーMOSFETの間に配置して、トランジスタを（スイッチではなく）線形増幅器として動作させることができるMOSFETドライバー回路を探しています。 バックグラウンド 約1µsで負荷をステップできる必要がある電子負荷回路を開発しています。最も重要なステップサイズは小さく、たとえば100mAです。しかし、うまくいけば、2.5A / µsの大きな信号ステップ速度も達成したいと思います。1〜50Vのソース、0〜5Aの電流に対応し、約30Wを消費する必要があります。 現在の回路は次のとおりです。以前の質問に登場して以来、私はMOSFETを見つけられた最小の容量デバイスに置き換え（IRF530N-> IRFZ24N）、滞在中にかなり広い帯域幅、高スルーレートのオペアンプ（LM358-> MC34072）に移行しましたジェリービーンの領土。現在、安定性のためにオペアンプで約4のゲインを実行しています。これにより、1MHz付近の帯域幅が得られます。興味のある方のために、以下の背景をご覧ください。 問題 回路はかなり良好に動作しますが、問題は安定性が非常に安定していることです:)それは発振しません、またはそのようなものではありませんが、ステップ応答はオーバーダンピング（オーバーシュートなし）からかなりアンダーダンピング（20％ロードされるソースに応じて、オーバーシュート、3つのバンプ）。低電圧および抵抗性のソースには問題があります。 私の診断では、MOSFETのインクリメンタル入力容量は、ロードされるソースの電圧と、ソース抵抗によって生成されるミラー効果の両方に敏感であり、これにより、オペアンプのソース依存のC g a t eと相互作用するampRoRoR_oCgateCgateC_{gate} MOSFETと。 私のソリューション戦略は、オペアンプとMOSFETの間にドライバーステージを導入して、ゲートキャパシタンスに対してはるかに低い出力インピーダンス（抵抗）を提供し、さまよう極を、数十または数百MHzの範囲まで駆動することです。危害を加えます。 Web上でMOSFETドライバー回路を検索する場合、私は、MOSFETを可能な限り迅速に完全にオンまたはオフに「切り替え」たいと思うことがほとんどだと思います。私の回路では、MOSFETをその線形領域で変調したいと考えています。だから私は必要な洞察をまったく見つけていません。 私の質問は次のとおりです。「MOSFETの線形領域の導電率を変調するのに適したドライバー回路はどれですか？」 Olin Lathropが別の投稿を渡す際に、時々このような単純なエミッターフォロワーを使用することを言及しているのを見ましたが、投稿は何か他のものについてでしたので、それは単なる言及です。オペアンプとゲートの間にエミッタフォロワーを追加することをシミュレートしましたが、実際には立ち上がりの安定性に驚異的な働きをしました。しかし、秋はすべて順調だったので、私はそれが私が期待していたほど単純ではないことを理解しています。 相補的なBJTプッシュプルアンプのようなものが必要だと思いますが、MOSFETドライバを区別する微妙な違いがあることを期待しています。 この場合のトリックを行う可能性のある回路の大まかなパラメーターをスケッチできますか？ 関心のあるさらなる背景 この回路はもともとJameco 2161107電子負荷キットに基づいていましたが、最近廃止されました。私の現在の部品は、元の補完部品よりも約6つ少ないです:)。私の現在のプロトタイプは、私のように、そのようなことに興味を持っている人にとってはこのように見えます:) ソース（通常はテスト対象の電源）は、前面のバナナジャック/バインディングポストに接続されます。PCBの左側にあるジャンパーは、内部または外部プログラミングを選択します。左側のノブは10ターンポットで、0〜3Aの一定の負荷を選択できます。右側のBNCでは、任意の波形で負荷を1A / Vのレベルで制御できます。たとえば、負荷をステップするための方形波を使用できます。2つの水色の抵抗器はフィードバックネットワークを構成し、はんだ付けせずにゲインを変更できるように機械加工されたソケットにあります。ユニットは現在、単一の9Vセルから給電されています。 私の学習の足跡をたどりたいと思う人は誰でも、ここで他のメンバーから受けた素晴らしい助けを見つけるでしょう： オペアンプ入力間にコンデンサを追加することは有用ですか？ アクティブ領域の安定性を強化するためのゲート抵抗値の計算 オペアンプの安定性をテストする方法は？ なぜLTSpiceはこのオペアンプの発振を予測しないのですか？ オペアンプが発振している周波数から何を推測できますか？ 小さいステップで不安定性が改善されるのはなぜですか？ RoRoR_o このショットキーはMOSFET過渡保護を提供しますか？ 55°の位相マージンで60％オーバーシュートするのはなぜですか？ ゲート容量を測定するにはどうすればよいですか？ このような単純なプロジェクトが非常に豊富で学習の動機付けになっていることに、私は完全に驚いています。具体的な目標を手に入れずに着手すれば、これほど乾燥するほどの数のトピックを勉強する機会が与えられました:)

33 operational-amplifier  mosfet  analog  mosfet-driver  gate-driving 

ブラシ付きDCモーター（24v、500rpm、2A、4kgcm）の速度制御回路に取り組んでいます。 使用する予定の主なコンポーネントは、PIC16f873、4n25フォトカプラ、IRFZ44N MOSFET、BY 500-800ダイオード（フリーホイール用）です。 PWM周波数を選択する背後にある基準は何ですか？ システムでの非常に高いおよび非常に低いPWM周波数の影響は何ですか？ ここで提供されるハードウェアで行われる欠点と改善点は何ですか？

24 mosfet  pwm  dc-motor  opto-isolator  gate-driving 

これは、FAN3100ゲートドライバICの構造です。 （そのデータシートから取得） ご覧のように、2つの出力スイッチがあります：CMOSとBJT。 なぜ彼らは両方を置くのですか？

20 bjt  cmos  gate-driving  fet 

ゲート（またはベース）電圧が制限された状態でトランジスタを使用すると、電流が制限され、トランジスタ全体に大きな電圧降下が生じ、エネルギーが消費されます。これは悪いと考えられ、エネルギーを無駄にし、コンポーネントの寿命を短くします。しかし、ヒートシンクを使用するか、電力を制限することで温度を低く保つ場合、この方法でMOSFETを使用しても大丈夫ですか？または、コンポーネントが電力を消費するのは基本的に悪いですか？ 可変電圧でMOSFETを制御してLEDストリップを駆動することで優れた結果が得られるためです。8ビットPWMの場合、LEDはゼロから「本を読む」レベルまで輝度がジャンプしますが、8ビットの電圧レベルを使用しているにもかかわらず、電圧駆動のMOSFETは非常にスムーズにオンにできます。線形電力と指数関数電力がすべての違いを生み、PWMは線形です。私たちの目は光を直線的に知覚しません。電圧制御された結果は、使用できないほど良好です。 補遺：私はPWMを使って、プリスケーラの調整など、広範な実験を行ってきました。PWMデューティを変更することは効果的な解決策ではありませんが、誰かがオシロスコープを寄付したい場合、私はそれを動作させることができるかもしれません:) 補遺：このプロジェクトは、これらのフィリップス製品と同様に目覚まし時計を点灯するものですが、より注意深く調整されています。低電力レベル間のグラデーションは最小限にすることが不可欠です。最も明るく許容可能な低電力状態は約0.002％で、次は0.004％です。問題ではなく解決策について尋ねるのがx / yの問題である場合、これは意図的なx / yの質問です：広範なテストの後に希望する解決策を見つけたので、私の解決策が実行可能かどうかを知りたいです。このデバイスは現在、非常に暗い補助光を使用したあまり好ましくない回避策で動作しています。 補遺3：これは、BJTトランジスタの使用目的です。それらは電流制御されているため、回路ははるかに困難です。図を描く時間があれば、それを調べる必要があります。問題が発生した場合は、別の質問を投稿します。

16 mosfet  gate-driving 

NチャネルハイサイドMOSFETをスイッチングするためのMOSFETドライバーICのブートストラップドライバーの動作に非常に精通しています。基本的な操作は、このサイトおよびその他で網羅されています。 私が理解していないのは、ハイサイドドライバー回路自体です。優れたドライバは大量の電流をプッシュおよびプルするため、IC内にVHピンをハイまたはローに駆動する別のトランジスタペアが存在することは理にかなっています。私が調べたいくつかのデータシートは、Pチャネル/ Nチャネルペア（またはPNP / NPN）を使用していることを示しているようです。ICチップの構造を取り去ると、回路は次のようになります。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 再帰の問題を導入したばかりのようです。「フローティング」としてマークされたノードが任意の高電圧になる可能性があると仮定すると、ドライバーを駆動するためにさらに別のドライバーを必要としないM3およびM4をどのように駆動しますか（など）。これは、ハイサイドドライバーが最終的に何らかのロジックレベルの信号によって制御されることを前提としています。 言い換えると、任意の高いフローティング電圧が与えられた場合、M3とM4のプッシュプル駆動は、チップ外から発生するロジックレベルの信号によってどのようにアクティブになりますか？ 明確化のポイント：私が尋ねている特定の質問は、ロジックレベルの信号でハイサイドプッシュプルブートストラップドライブをアクティブにすることだけに関係しています。ハイサイド電圧が比較的低い場合、これは些細なことであると認識しています。ただし、電圧がトランジスタの標準的なVdsおよびVgs定格を超えると、これが難しくなります。何らかの種類の絶縁回路が関与すると予想されます。まさにその回路がどのように見えるかは私の質問です。 M4がPチャネルFET（またはPNP）である場合、別のブートストラップ回路は必要ないことを認識しています。しかし、外部トランジスタが前後に切り替わるときに、M4とM3の両方に対して適切なVgsを生成する回路を考えるのに問題があります。 以下は、上で描いたものと同様の回路を示す2つの異なるデータシートからのスクリーンキャプチャです。どちらも、「ブラックボックス」ドライバー回路に関する詳細には触れません。 MIC4102YMから： そして、FAN7380：

14 gate-driving  mosfet-driver  bootstrap 

この回路には「ゲート駆動能力が低い」と誰かが言った： この回路のシミュレーション – CircuitLabを使用して作成された回路図 それはどういう意味ですか？M1の負荷としてLEDを使用してテストしましたが、マイクロコントローラーは正常にオンとオフを切り替えることができます。どのような状況下で、ドライブ能力の低下が問題になりますか？どうすれば改善できますか？

13 mosfet  driver  gate-driving 

MOSFETの駆動に適切なIGBTゲートドライバーを使用できますか？この互換性のために、どのパラメーター（しきい値、プラトー、およびオン電圧定格、ゲート容量など）が同じでなければなりませんか？これら2つの異なるタイプのゲートを駆動することの本質的な違いは何ですか？

12 mosfet  mosfet-driver  gate-driving  igbt 

私のアプリケーションには、スイッチングが速すぎるNMOSがあります。ゲートにロジックレベルの方形波（PWM）を送信しています。残念ながら、予想通り、出力も方形波に近くなります。 Voutをより台形にするにはどうすればよいですか？または別の言い方をすると、出力のスルーレートを下げるために私ができる最も簡単な変更は何ですか？ 注：（Vin）は、NMOSのゲートに印加される電圧であり、（Vout）は、NMOSのドレインに現れる電圧です。

9 digital-logic  mosfet  switches  analog  gate-driving 

単一のMOSFETのゲート抵抗を計算する場合、最初に、回路を直列RLC回路としてモデル化します。ここで、Rは計算されるゲート抵抗です。LMOSFETゲートとMOSFETドライバの出力間のトレースインダクタンスです。Cmosfetゲートから見た入力容量です（mosfetデータシートではとして示されています）。次に、適切な減衰比、立ち上がり時間、オーバーシュートの値を計算します。C私のSCissC_{iss}R 複数のmosfetが並列に接続されている場合、これらの手順を変更してください。各MOSFETに個別のゲート抵抗を使用せずに回路を簡略化できますか、またはすべてのMOSFETに個別のゲート抵抗を使用することをお勧めしますか？はいの場合C、各MOSFETのゲートコンデンサの合計として使用できますか？ この回路のシミュレーション – CircuitLabを使用して作成された回路図 特に、TK39N60XS1F-ND製のHブリッジの駆動を目指しています。各ブランチには2つの並列mosfet（合計8つのmosfet）があります。mosfetドライバーセクションは、2つのUCC21225Aで構成されます。動作周波数は50kHzから100kHzの間です。負荷は、インダクタンスが31.83mH以上のトランスの一次側になります。

9 mosfet  gate-driving