タグ付けされた質問 「filter」

IIRの「無限」が実際に何を意味するのか理解できません。理論的には、インパルス応答がフィードバックに使用されます。このフィードバックが、出力の生成方法を終了しない場合

11 filter  iir 

データ取得回路用のシンプルなローパスフィルターを実装する必要があります（抵抗性センサーとしてストレッチ導電性ファブリックを使用）。さまざまな情報源から、これを行う最善の方法はフィルター設計ソフトウェアを使用することであると推奨されています。 気に入ったフィルター設計ツール（電卓）がまだ見つかりません。私が見つけたオンラインのものは、バギー/不愉快なものでした。最良のソリューションは、Mac OS Xで動作する優れたGUIを備えたソリューションです。あるいは、Unix / Linuxソリューションで動作することもできます。Windowsは私にとっては立ち入り禁止です。 私はこのリストを見つけました：http : //www.circuitsage.com/filter.html 編集：私は現在、このアクティブなフィルター（低周波数でより安定しているため、センサーにより適しています）にこのWebベースのフィルターを使用しています。

11 design  filter  software  tools  iir 

特定のフィルターの伝達関数が、またはH（s）=1H(s)=ks2+ksH(s)=ks2+ks H(s)=\frac{k}{s^2+ks} 、ローパス、ハイパス、またはバンドパスのどちらですか？H(s)=1s+kH(s)=1s+kH(s)=\frac{1}{s+k}

10 circuit-analysis  filter  signal-processing 

私にとってAVRピンを保護するための最良の方法は、RCフィルターとTVSダイオードですが、1つだけはわかりません。TVSダイオードが最初の回路図のようにRCフィルターの前にある回路図を見ました。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 ただし、抵抗器の前は電流が大きいため、TVSダイオードは、2番目の回路図のようにRCの後ろにあるTVSダイオードの場合よりも速く溶断します。 この回路をシミュレート 質問は：AVR入力を保護する方法として、最初と2番目のどちらが良いですか？

10 diodes  filter  protection  remote-control  tvs 

ここにオーディオアプリケーションのシナリオがあります。アイデアは、USBを使用してデバイス（後でサウンドを生成する）に電力を供給することです。 残念ながら、私は大規模な静電気とGNDにピンク（ブラウン）ノイズのように聞こえるものがあります。+ 5Vリードに多くの静的およびその他のアーティファクトがありますが、低ドロップアウト電圧レギュレーターを使用して、そこから+ 3Vをスムーズに得ることができると考えました。 しかし、どうすればGNDをフィルターで除去できますか？ 現在、私はあらゆる種類のローパスフィルターとハイパスフィルターを実験しており、キャップと抵抗で構成されています。ただし、キャップはアーティファクト自体を導入します。これは、2ステップ先、1ステップ後のようなものです。

9 usb  audio  filter  noise 

単純なバンドパスフィルターを設計しようとしていますが、中心周波数と帯域幅をどうするべきか混乱しています。 デューティサイクルが20％の1MHzの方形波があるので、信号は200nsecの間オンになり、800nsecの間オフになります。立ち上がり時間と立ち下がり時間は10nsecです。 目的のフィルターはこの信号を通過させ、すべてのノイズを除去しています。バンドパスフィルターの中心が1MHzの場合、適切な立ち上がり時間を維持できるように、フィルターの幅はどの程度にする必要がありますか。立ち上がり時間と帯域幅の関係（0.34 = tr * BW）によると、10nsecの立ち上がり時間を観測するための信号帯域幅は34MHzです。フィルターが1MHz +/- 5KHzの場合、立ち上がり時間の細分性が失われます（少なくとも、この鋭いエッジのFFTはより高い周波数にあり、カットオフされるため、これは私が考えることです）。 おまけの質問：立ち上がり時間と立ち下がり時間をシャープにし、1 MHz前後に狭めることができるBPフィルターを設計するにはどうすればよいですか？

9 filter  bandwidth 

バッテリー駆動のデバイスが主電源に接続されていない場合、50/60 Hzの周波数ノイズはないと想定できますか？ この質問は、ポータブルECGモニターの回路がどのように見えるかを考えているときに発生し、50 Hzのノッチフィルターを削除できることは明らかでした。しかし、そうですか？ ありがとうございました

9 filter  noise  mains 

ヘッドフォンに関するこの最近の質問に対するRespawned Fluffの回答の一部で、ローパスフィルターについて考えました。 彼らは実際にソフトウェアでダミーの頭/耳の伝達関数を反転させているようです。なぜなら彼らはその直前に「理論的には、このグラフは0dBで平坦な線であるべきだ」と言っているからです...しかし、私は彼らが何をしているのか完全にはわかりません...その後、「「自然に聞こえる」ヘッドフォンは、40Hzから500Hzの間の低音（約3または4 dB）でわずかに高いはずです」と言うからです。そして「ヘッドフォンもドライバーが耳に近づいていることを補うために高域でロールオフする必要があります。1kHzから20kHzで約8-10dBまで緩やかに傾斜したフラットラインはほぼ正しいです。」これは、HRTFの反転/削除に関する以前のステートメントとの関係で、私にはまったくコンパイルされません。 これは回路ではなくヘッドホンの話ですが、アナログ回路でそのような伝達関数を作ることができるのかと疑問に思いました。1次フィルターの勾配は-20 dB / decadeです。何か弱いことはありますか？伝達関数は次のようになると思います。 H(s)=11+s/ωc−−−−√H(s)=11+s/ωcH(s) = \frac 1 {1 + \sqrt{s / \omega_c}}

9 analog  filter 

音源定位のために複数のチャンネルからオーディオサンプルをキャプチャすることを目的とした回路を設計しています。 各チャネルには、13ビットADCに入る前に、次の2段オペアンプ回路があります。 音源を最大10KHzまで定位できるようにしたいのですが、帯域幅が広いほど良いです（コンデンサーマイクは最大で約16KHzを処理できると思いますが、100％確実ではありません）。 サンプリングが速いほど、空間分解能が向上します。約75KHzのサンプルレートを絞ることができます。 質問 ADCの前にアンチエイリアスフィルターについて心配する必要がありますか？私が理解しているように、エイリアシングはナイキスト制限以下で操作した場合にのみ発生するため、理論上の最大周波数成分である75KHz / 2が私の制限となり、必要以上に高くなります。 アンチエイリアシングフィルターが必要ない場合、出力の不要なノイズを除去するために他に何をする必要がありますか？スコープを見ると問題ないようですが、これは1つのチャネルが構築されている場合のみです。同じボードに5つのチャネルすべてを追加すると、互いに干渉するのではないかと心配しています。

9 operational-amplifier  adc  filter  active-filter 

以下の回路図で、コンデンサに接続されている100KΩ抵抗（R2ではない）があるのはなぜですか？私の理解では、コンデンサ抵抗はマイクのDCオフセットをブロックするハイパスフィルターとして機能しますが、コンデンサのみがDCをブロックするので、なぜ100k抵抗が使用されるのですか？彼が言ったビデオの作者（下のリンク）によると、100kは「マイクの増幅されていない出力を過負荷にしないために」使用されています。この部分はわかりません。 また、この回路または100k抵抗のない他の回路ではコンデンサのみを使用できますか？ パッシブRCハイパスフィルターのチュートリアル！

9 operational-amplifier  filter  microphone  speakers 

この質問は、非常に具体的な基準を使用して、DSPスライスを備えたFPGAにIIRフィルターを実装することに関するものです。 次の式を使用して、順方向タップがなく、逆方向タップが1つだけのフィルターを作成するとします。 y[n]=y[n−1]⋅b1+x[n]y[n]=y[n−1]⋅b1+x[n]y[n] = y[n-1] \cdot b1 + x[n] （画像を参照） 例としてザイリンクスのDSP48A1スライスを取り上げます。ほとんどのハードIP DSPスライスは似ています。 クロックごとに1つのサンプルでアナログデータを受信するとします。サンプルクロックで同期的に実行されるIIRフィルターを設計したいと思います。 問題は、DSPスライスを最大レートで実行するために、同じサイクルで乗算と加算ができないことです。これらのコンポーネント間にはパイプラインレジスタが必要です。 したがって、クロックごとに1つの新しいサンプルがある場合、クロックごとに1つの出力を生成する必要があります。ただし、このデザインで新しいクロックを生成する前に、以前の出力2クロックが必要です。 明白な解決策は、データをダブルクロックレートで処理するか、パイプラインレジスタを無効にして、同じサイクルで乗算と加算ができるようにすることです。 残念ながら、完全にパイプライン化されたDSPスライスの最大クロックレートでサンプリングしている場合、これらのソリューションはどちらも不可能です。これを構築する他の方法はありますか？ （任意の数のDSPスライスを使用して、サンプルレートの半分で動作するIIRフィルターを設計できる場合のボーナスポイント） 目標は、ザイリンクスArtix FPGAで1 GSPS ADCの補償フィルターを実行することです。DSPスライスは、完全にパイプライン化されている場合、500 MHzをわずかに超えて実行できます。クロックあたり1サンプルのソリューションがある場合は、クロックあたり2サンプルのソリューションをスケーリングしてみます。これは、FIRフィルターを使用すると非常に簡単です。

9 fpga  filter  dsp  iir 

DCブラシモーターの電源レールノイズとEMIを減らすのに役立つ情報を探しています。2 x 250 W 24V DCモーターを搭載したロボットを構築しています。 前もって感謝します

9 motor  robotics  dc  filter  dc-motor 

ここでいうオーディオアンプは3つのステージで構成されています。特に、アンプには2つの受動抵抗で構成される負帰還（NFB）も含まれています。 TR3のベースからグランドまで、コンデンサC2と直列に接続されたNFBの抵抗があります（赤い正方形を参照）。そのような回路におけるそのコンデンサの機能は何ですか？ この直列のRC回路はフィルターを表し、低周波数でのアンプのゲイン帯域幅を制限します。それは明らかにオーディオアンプへのある種の障壁を表しています。では、なぜそれを地面にショートしないのですか？これはおそらく、アンプのゲイン帯域幅の改善と考えられます。 なぜそのような回路トポロジの最初の作成者はそれをそこに置いたのですか？何の目的で？ RF1がすでにTR3のベースのバイアスソースであるのに対し、そのコンデンサをグランドに短絡して抵抗RF2だけを残していない限り、私は何も見ません。したがって、それはおそらく他の何らかの影響を与えるでしょう。

8 capacitor  amplifier  audio  filter 

LTSpiceの回路GNDとは別のアースまたはフレームアースをシミュレートしたいのですが。下の画像のYコンデンサC2とC3を使用してラインフィルターをシミュレートしたいと思います。 明確にするために下の画像を参照してください。 入力ソースの負端子をニュートラルと見なすことができるので、それは接地されますか？はいの場合、GNDが現在接続されているC2とC3の共通接続に何を接続すればよいですか？ シミュレーションに2つの異なるグラウンドを配置するオプションが1つあります。1つはニュートラル用、もう1つはフレームグラウンド用です。では、フレームアースを接地としてシミュレートするために、ニュートラルとフレームアースの間に配置する寄生要素は何でしょうか。

8 ac  filter  capacitance 

ある日、配電盤のプラグを差し込んだときにヒューズが飛んだ誘導ホットプレートがあります（もちろん、デバイスからの強制的な煙がある場合）。 目視検査では、ACフィルターPCBのみが明らかな損傷を示しています。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 （注：R1も51kOhmである可能性があります（カラーコードが破損しています）、L1とL2は1インチの黄色のコアで20.5ターンです。） ダメージの説明： L1の右側の端子（回路図のポイントA）とL2のどこか（代わりにポイントBまたはC、トロイドとは言い難い）の間のPCBは、アーク放電によって著しく侵食されています。 抵抗器R1のケース材料には亀裂があり、わずかに黒化していますが、抵抗器は過負荷抵抗器から予想されるように「爆発」していません。R1が2つのインダクタンス間のアークパスにある可能性があります。 とはいえ、R1の端子も黒くなっています。（たぶん「放浪」弧が原因ですか？） PCBの写真：PCBの 底は自然のままです。 質問： たとえば、プラグが抜かれたときに、R1にはC1の安全な放電経路を提供する以外の機能がないと私は思いますか？ もしそうなら、なぜR1はC1に直接平行ではないのですか？L1を通して放電を実行するのは奇妙な設計選択のようです... （おそらく2つのインダクタ端子間で）アーキングが発生した原因は何ですか？ 私の腸の反応： 私の直感的な反応は、フィルターPCB自体には実際の問題はないということですが、将来の問題はここに現れるだけです。 誘導ホットプレートは高周波で動作するので、HF部品の故障がHFをラインに戻すと考えるのは理にかなっていますか？その場合、HFはL1とL2によってブロックされ、ポイントAとCの間でジャンプします。 しかし、驚いたことに、10 mm程度のギャップを埋めることができ、これは予想外に高い電圧を示唆しているようです。 （注意：1200V（視覚的に損傷していない）コンデンサがホットプレートのHF部分で使用されているため、発生する最大電圧は回路であることがわかります...）

8 ac  filter  arc