タグ付けされた質問 「digital-logic」

ラッチとフリップフロップの違いは何ですか？ 私が考えているのは、ラッチはビットを格納するために使用され、またデータを格納するためにも使用されるレジスタと同等であるため、フリップフロップと同等です。しかし、インターネットでいくつかの記事を読んだ後、エッジトリガー機能とレベルセンシティブ機能に基づいてラッチとフリップフロップの違いを見つけましたか？ どういう意味ですか？フリップフロップはラッチと同じですか？

51 digital-logic  flipflop  latch 

コンベンション？ 実装が簡単ですか？ もう一つの理由？ MCLRやマイクロコントローラーのRESETなどがアクティブLowである理由はありますか。つまり、ICをリセットするにはICをプルダウンし、ICを「実行」するにはプルする必要があります。 これはいくつかの問題を引き起こすので、私は好奇心が強いです。アクティブHighであれば、場合によってはMCLRのコンデンサを使用せず、プルダウン抵抗だけを処理できます。複雑さを増すだけのようです。

40 microcontroller  digital-logic  level 

デジタルFPU（CPU-> DAC->アナログFPU-> ADC-> CPU）の代わりにアナログ信号演算（精度と精度を犠牲にして）を使用する場合、理論的には最新のプロセッサを高速化できますか？ アナログ信号の分割は可能ですか（FPUの乗算は1 CPUサイクルとなることが多いため）。

36 digital-logic  analog  signal-processing  computer-architecture  floating-point 

私はArduinoの宇野を見ていたと私はデジタル・ピンによってそのシンボルに気付き11、10、9、6、5、と3。これらはどういう意味ですか？これは動作に影響しますか？特定の状況でこれらのピンを使用できませんか？

32 arduino  pins  pwm  digital-logic 

74HCシリーズは20MHzのようなことができ、74AUCは600MHzのようなことができます。私が思っているのは、これらの制限を設定するものです。なぜ74HCは16-20MHzを超えることができないのに、74AUCはできないのですか？後者の場合、CPU ICがどれだけぎっしり詰まっているのかと比較して、物理的な距離と導体（たとえば、静電容量とインダクタンス）に関係があるのでしょうか？

29 digital-logic  cpu 

デジタル信号を反転する方法が必要です。つまり、入力が高い場合は出力を低くし、入力が低い場合は出力を高くする必要があります。 これは単一のPNPトランジスタで実現できると思いますが、ここで検証したかったのです。私が扱っている電圧は5V未満です。

29 transistors  digital-logic 

私は最近、74HC139 ICのデータシートを見て、それが私のプロジェクトに適しているかどうかを確認しましたが、次の論理図に出くわしました。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 入力Ynごとに、トリプル入力NANDゲートの後に2つのNOTゲートがあります。単純なブール論理が示すように、なぜこれが必要なのか理解できません。 A¯¯¯¯¯¯¯¯≡ A∀ A ∈ { TRUE 、FALSE }A¯¯≡A∀A∈{TRUE、偽}\overline{\overline{A}}\equiv A\qquad \forall A \in \{\text{TRUE}, \text{FALSE}\} したがって、出力の前に2つのインバーターがあるのは、何らかの電子ベースの理由があると思いますか？以前に反転バッファーと呼ばれるゲートを聞いたことはありませんが、これらはおそらく前後で回路を分離していると思われますが、これの使用を理解することはできませんので、啓発に感謝します！

28 digital-logic  integrated-circuit  inverter 

コンピューターはどのようにsin値を計算しますか？論理的に、私がそれについて考えるとき、唯一の明らかな方法は多くのsin値をメモリに入れることであり、sin値を「計算」する必要があるとき、それは特定のメモリアドレスからデータをプルするだけです（例えば、sin（x）はsin（x）の値を含むメモリアドレスからデータをプルします）それが唯一の可能な方法のようです。または、値のサインを計算するために使用できる関数はありますか？私は、コンピューターが基本レベルでどのように罪を計算するかを本当に質問しようとしています。より多くの「基本」演算で構成される別の関数を使用してsin値を近似する方法はありますか。ALUは複数の「基本」演算を実行してsin値を近似できますか、それともメモリから値をプルするだけですか？

28 digital-logic  computers  math  alu 

私はコンピューター工学の研究を始めたばかりで、XORゲートの振る舞いに疑問を抱いています。 Logisimで回路を投影していますが、LogisimのXORの動作は、私が学んだこととは異なります。私にとって、それは入力が奇数の組み合わせを受け取るたびに高出力を与えるパリティゲートとして動作する必要があります。ただし、3つ以上の入力には対応していません。どのように振る舞うべきですか？ また、XORゲートは3つ以上の入力では生成されないことを本で読みました。あれは正しいですか？どうして？

27 digital-logic 

AND、NOT、NAND、NOR、ORゲートがありますが、電子的/電気的にどのように作成されますか？ たとえば、何がNOTゲートで値を反転させるのですか？

27 transistors  digital-logic 

デジタル回線に抵抗を置くことでデジタル回線を「スローダウン」することが推奨されることを聞いたことがあります。たとえば、あるチップの出力と別のチップの入力の間に100オームの抵抗があります。シグナリングレートはかなり遅く、たとえば1〜10 MHzです）。ここで説明する利点には、EMIの低減、ライン間のクロストークの低減、グランドバウンスまたは電源電圧ディップの低減が含まれます。 これについて困惑しているのは、抵抗がある場合、入力の切り替えに使用される電力の総量がかなり高くなるように見えることです。駆動されるチップの入力は3〜5 pFのコンデンサ（多かれ少なかれ）に相当し、抵抗を介して充電すると、入力容量に保存されたエネルギー（5 pF *（3 V）2）の両方がかかります。そして、スイッチング時の抵抗で消費されるエネルギーは、（のは、10ナノ秒（3 V）*としましょう2 /100Ωのを）。エンベロープの裏側の計算では、抵抗器で消費されるエネルギーは、入力容量に保存されているエネルギーよりも大きいことが示されています。信号をより強く駆動する必要があるため、ノイズはどのように減少しますか？

26 digital-logic  noise  emc 

古いPMOS / NMOSロジックに+ 5、-5、+ 12ボルトなどの複数の電圧が必要なのはなぜですか？たとえば、古いIntel 8080プロセッサ、古いDRAMなど。 物理/レイアウトレベルの原因に興味があります。これらの追加電圧の目的は何ですか？ はい、この質問は35年前に使用されたものに関するものです。

26 voltage  digital-logic  nmos  pmos  history 

ロックされています。この質問とその回答はロックされています。なぜなら、質問はトピックから外れていますが、歴史的に重要だからです。現在、新しい回答やインタラクションを受け入れていません。 誰もが低コストまたはDIYビルド可能なロジックアナライザを推奨できますか？ ほとんどの場合、低電圧でのシリアルプロトコル（SPI、I2C、RS232）のデバッグ用です。

26 digital-logic  logic-analyzer  equipment 

フリップフロップとラッチにはさまざまな定義があるようですが、それらのいくつかは矛盾しています。 私が教えるコースのコンピューターサイエンスの教科書は、おそらく最も紛らわしいものです（実際、この本には信仰がほとんどありません。 少なくとも論理ゲートとタイミング図に関して、ラッチ（SR、ゲートSR、ゲートD）の動作、およびレベルトリガーデバイスとエッジトリガーデバイスの違いに満足しています。しかし、私はまだフリップフロップとラッチの簡潔な定義を探しています。 これは私がこれまでのところ信じていることです： 「フリップフロップは、1ビットを格納できるエッジトリガー型の双安定デバイスです」。 「ラッチは、1ビットを格納できるレベルトリガーの双安定デバイスです。」 私はこのことについてこのウェブサイトの以前の投稿を見てきましたが、それらは啓発的であると同時に、決定的なものを探しています。 確認したい私の現在の理解は、下の図にあります… 私が理解しているのは、レベルトリガーゲーテッドDラッチの2つの実装です。 これらの下にはポジティブエッジディテクターがあり、NOTゲートがローからハイへの変化入力、つまり立ち上がりエッジ（赤は1、青は0）にまだ応答していない短い瞬間にあります。 最後の図では、エッジ検出器は日付の付いたDラッチに取り付けられており、これがフリップフロップになっています。 最後の図は本当にフリップフロップですか、それとも単なるラッチですか？ そして、なぜこのデバイスがはるかにシンプルであるため、マスタースレーブバージョンが必要なのですか？

25 digital-logic  circuit-analysis  memory  flipflop  latch 

MC74VHC1G08のデータシートを見ると、機能セクションの下にが記載されていChip Complexity: FETs = 62ます。 このICに62個のトランジスタが必要なのに、ANDゲートは6個のトランジスタだけで作成できるのはなぜですか 使用されている他の56個のトランジスタは何ですか？私の推測では、何らかの保護回路になりますが、よくわかりません。

24 digital-logic  integrated-circuit  logic-gates  fet