直列に2つのNOTゲートがあるのはなぜですか?


28

私は最近、74HC139 ICのデータシートを見て、それが私のプロジェクトに適しているかどうかを確認しましたが、次の論理図に出くわしました。

回路図

この回路のシミュレーションCircuitLabを使用して作成された回路

入力Ynごとに、トリプル入力NANDゲートの後に2つのNOTゲートがあります。単純なブール論理が示すように、なぜこれが必要なのか理解できません。

A¯¯AA{TRUE}

したがって、出力の前に2つのインバーターがあるのは、何らかの電子ベースの理由があると思いますか?以前に反転バッファーと呼ばれるゲートを聞いたことはありませんが、これらはおそらく前後で回路を分離していると思われますが、これの使用を理解することはできませんので、啓発に感謝します!

回答:


27

考えられる理由:

  1. 負荷分散
    • Aのドライバーは、ドライブへのファンアウトの数が不明です。回路内のファンアウトとそれが誘発する寄生は特定の回路について計算できますが、ドライバーに接続されている他の回路はわかりません。基本的に、インバーターはバッファー相当物として使用されています。寄生虫の管理に役立ちます。
  2. タイミングと総電流
    • 遷移グリッチを減らすために、2番目の状態のインバーターは、遷移スイッチが高速になるようにサイズ設定できます。そうすると、NANDゲートの入力がほぼ同時に更新されます。入力の周期的な変化が少ないため、電力を節約でき、遷移グリッチを減らすことができます。
  3. 信号ブースティングと電力
    • VDD = 1.2Vですが、入力は0.9Vです。入力はまだ論理値1ですが、弱いと見なされ、スイッチングが遅くなり、電力が消費されます。最初のインバータは、遷移をより適切に処理できるサイズにすることができ、設計の残りの部分で電圧をより予測しやすくします。
    • 電圧ドメインの変化の可能性もあります。この場合、最初の状態のインバーターは、5V入力ドメインから2Vドメインへのステップダウンとして機能します。
  4. 上記の任意の組み合わせ

徹底的な回答をありがとうございますが、「寄生虫」とはどういう意味ですか?
トーマスラッセル14

2
寄生容量は静電容量抵抗インダクタンスから発生します。それらは意図した設計の一部ではなく、デバイス/材料の物理的物理現象です。
グレッグ14

10

ゲートが切り替わるのに必要な時間は、駆動する必要がある容量性負荷の量、トランジスタのサイズ、および直列のトランジスタの数に依存します。インバータは、1つのNFET(Nチャネル電界効果トランジスタ)と1つのPFET(PチャネルFET)で構成されています。3入力NANDゲートには、並列の3つのPFETと直列の3つのNFETがあります。3入力NANDゲートがインバーターと同じくらい速く出力をローに切り替えるには、3つのNFETのそれぞれがインバーターの単一のNFETの3倍の大きさである必要があります。

このような小さなチップの場合、大きな負荷を駆動する必要があるのは、出力ピンに接続されているトランジスタだけです。インバーターによって駆動される4つの出力を使用する場合、4つの大きなPFETと4つの大きなNFETに加えて、多数の小さなFETが必要になります。NFETに「1」の面積を割り当てると、PFETの面積はおそらく約1.5(Pチャネル材料はNチャネルとまったく同じように機能しません)、総面積は約10になります。出力はNANDゲートによって直接駆動されるため、12個の大きなPFET(合計面積18)と12個の巨大 NFET(合計面積36、合計約54の面積を使用する必要があります。20個の小さなNFETと20個の小さなPFET [それぞれ12個] NANDの場合、各8個のインバーター]この回路は、大きなトランジスターによって消費される面積を44ユニット削減します-80%以上!

出力ピンがインバーター以外の「論理ゲート」によって直接駆動される場合がありますが、このような方法で出力を駆動すると、出力トランジスタに必要な面積が大幅に増加します。一般に、たとえばデバイスに2つの電源入力があり、1つの電源のみが動作している場合でも出力を低く駆動できる必要がある場合にのみ価値があります。


7

NANDゲートが明白な方法(GNDへの3つの並列トランジスタとVddへの3つの直列トランジスタ)で作成された場合、ソース能力が低くなり、遷移はシャープにならず、遅延時間は負荷容量に依存します。バッファ(またはロジックを復元するために2つ)を追加すると、これらの問題がすべてクリーンアップされます。

これが典型的なバッファなしインバーターです(このような概略図)...

ここに画像の説明を入力してください

..伝達関数(行(1)に表示される出力と入力)は次のようになります。

ここに画像の説明を入力してください

バッファーを使用すると、線(1)は正方形に非常に近くなります。(2行目は描画される電流です)。


5

チップのロジックを伝えようとしているだけなら、これはばかげています。おそらく内部的にいくつかのバッファリングステージがあるため、このように描画されます。内部ゲートはおそらく非常に小さく、駆動能力はほとんどありません。外に出る信号は、はるかに多くの電流をソースおよびシンクできるバッファを通過する必要があります。どういうわけか、この実装の詳細は、それが属していない論理的な説明になっているようです。直列の2つのインバーターをワイヤーで置き換えた場合、ロジックは同じになります。次に、出力の全体的な速度と現在のドライブ仕様が必要です。より遅く、より強力なNANDゲートを想像することもできます。


2
データシートでは、「遅延」単位(選択から出力までの「5遅延」など)の観点から、一般的な伝播遅延について説明しています。これが彼らが論理図を描く理由であると思います(遅延自体の原因を視覚化するため)。
シャムタム14

NANDゲートが出力を直接駆動する場合、NAND入力の数が少ないと立ち上がり速度が影響を受けるかどうかを合理的に疑問に思うかもしれません。同様に、一部のNAND入力が入力ピンに直接接続されている場合、スイッチングしきい値が他の入力の状​​態に影響されるかどうかを合理的に疑問に思うかもしれません。各入力に1つのインバーターを供給し、各出力に1つのインバーターを供給することは、そのような影響がかなりの程度発生する可能性が低いことを意味します。
supercat

@supe:データシートの論理図は、チップにレイアウトされたとおりの正確な論理であるとは思わず、むしろチップの機能を概念的に示すだけです。多くのデータシートもすぐに出て、それを言っています。データシートが明示的に反対を述べていない限り、それは私が想定していることであり、したがって、データシート内の数値を超える速度、ドライブレベルなどについては想定していません。
オリンラスロップ14

3

これは無意味なことのように思えるかもしれませんが、実用的です。これにより、弱い出力信号が増幅されます。レベルは変更されませんが、必要に応じて負荷抵抗を駆動するために、最終的なインバータの全電流ソースまたはシンク機能が利用可能です


3

以前は、このような配置は遅延のために使用されていました。


6
投稿した洞察は役立ちます。同時に、このような短い投稿は、回答としてよりもコメントとしての方が効果的です。
ニックアレキセフ
弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.