タグ付けされた質問 「decoupling」

タブレットメインボードのコンポーネントレベルの修復を行いますが、これまでのところ、サムスンタブレットメインボードの2つの異なるモデル（SM-T210、SM-T818A）でこの不可解な状況を見てきました。PCB上には、両端のグラウンドプレーンに明確に接続されたセラミックチップコンデンサがあります。抵抗チェックが確認し、加えてそれらを見るだけでかなり明白です。 SM-T210-これは何らかの信号調節のように見えます。それは、SDスロットからPCBの裏側にありますが、SDは3本以上の信号線を使用しているので、わかりません。 SM-T210-これは、USB整流子ICからPCBの裏側にあります。バッテリーコネクタのすぐ横にあります。 SM-T818A-これはAMOLED電源です。ミステリーキャップは、実際にはEMIシールドの端にあり（写真のために削除されています）、シールドフレームにはキャップをクリアするためのカットを含める必要がありました。そこで、彼らはここでキャップを手に入れるためにいくつかのトラブルに行きました。 私が思いつく唯一のシナリオは、キャプチャ中に設計エンジニアが最終的に使用するためにたくさんのキャップを配置したが、DRCモジュールがフローティングピンについて文句を言わないように両端をグランドに接続したことです。それから、彼らは結局それらをすべて使わないことになりましたが、デザインから余分なものを削除しませんでした。デザインはレイアウトエンジニアに送られ、レイアウトエンジニアは与えられたデザインを配置および配線します。 私は誰かが私の賢明なことではないほど賢く賢いことをしても構わないと思っています（グランドプレーンからテラヘルツ帯域のノイズをフィルタリングしますか？）が、これはその例ではないと思います*。 *もちろん、それがその例であるならば、まさにそれは私が言うことです。

125 capacitor  pcb-design  analog  decoupling-capacitor  decoupling 

次のように、デカップリングコンデンサーとリザーバーコンデンサーを使用する回路をいくつか見てきました（C4およびC5）。 デカップリングコンデンサについて読んだことがありますが、私にとっては、電源電圧の小さな変動を除去するためのものであるように見えます。それから私は思いました-それも同様に貯蔵コンデンサの目的ではありませんでしたか？大きな変動を除去できる場合、リザーバコンデンサは小さな変動を除去できないのはなぜですか？ ですから、ここで基本的な誤解があるように感じます。電力消費部の近くに両方を配置すると仮定した場合、リザーバコンデンサの隣のデカップリングコンデンサの目的は何ですか？または、デカップリングコンデンサの唯一の利点は、それが小さいため、電力消費部の近くに簡単に配置できることですか？

58 capacitor  decoupling-capacitor  decoupling 

タイトルはおそらく十分ですが、なぜデカップリングキャップがチップまたは少なくともICパッケージに組み込まれていないのか、私はいつも疑問に思っていました。

48 decoupling-capacitor  decoupling 

外部時計クリスタルを使用して32.768 kHzで動作するATtiny85を含む私のプロジェクトでは、適切な測定のためにMCU電源ピンの近くに1 uFのデカップリングコンデンサを含めると思いました。しかし、それを読んでみると、ほとんどの人が0.1 uFのコンデンサを推奨しているようです。大きすぎるバリューキャップ（例：1 uF）を使用しても問題はありませんか？

19 microcontroller  decoupling 

私はいつも、並列に小さなコンデンサを使用する点が大きなコンデンサよりも高い周波数で低インピーダンスを提供することでしたことを理解するので「普通」高容量コンデンサは、より大きなパッケージを持っていたので、寄生インダクタンスが一定の周波数とアップから彼らの静電容量を否定しました。 ただし、両方のキャップのパッケージが同じ場合（この場合は0402）、何の利点もありませんか？

17 capacitor  parallel  ceramic  decoupling 

最近のほとんどの設計では、リモートスイッチングを実行するものの電源ピンのすべてではないにしても、ほとんどの場合（特にデータシート/アプリケーションの回路図でより少ないキャップが指定されている場合）、デカップリングキャップ（特に0.1uf X5R）供給ピンよりも）。 これは大丈夫/良い習慣ですか、それとも製造元のガイドに固執し、彼らが指定したものを使用することが重要ですか？

16 design  decoupling 

簡単な質問です。電流消費デバイスのピンのできるだけ近くにコンデンサを配置する必要性の背後にあるものは何ですか？電荷に影響するPCBトラックまたはワイヤのインダクタンス、抵抗、またはインピーダンスですか？

15 capacitance  decoupling-capacitor  decoupling 

データシートを見ていると、私は困惑する何かを見ました。コンデンサと直列に1オームの抵抗（R2）があるのはなぜですか？ これは電源レールであるため、デカップリングコンデンサであると想定します。 ピン15はVREG_OUT-パワーレギュレーター出力（起動中は1.8 V、ディープスリープ中は0 V）。 数回のGoogle検索の試行の後、私は応答またはその欠如に満足しませんでした。「R2」のもっともらしい目的は何ですか？

12 power-supply  decoupling-capacitor  decoupling 

現在、最初のマイクロコントローラーハードウェア設計に取り組んでいます。私は大学でマイクロコントローラのクラスを持っていましたが、それは物事のソフトウェア側に焦点を合わせ、事前に作成された開発ボード（Freescale 68HC12用）を使用しました。 かなり基本的で、おそらく明白であるように思えるので、私は質問するのをhaveしますが、同時に、データシートまたはオンラインフォーラムを検索しているときに明確な答えを見つけることができませんでした。 私はSTM32F7シリーズチップを決定しましたが、基本的な電源とグランドの接続を計画しているときにこのクエリを実行しています。144-LQFPパッケージに合計12 Vddピン（9xVdd + 1xVdda + 1xVddusb + 1xVddsdmmc）がありますが、10 Vssピンしかありません。簡単に言うと、このプロジェクトではMicrochip社のdsPIC33Fを簡単に検討しましたが、同様の不均衡（7 Vddピンと6 Vssピン）に気付きました。 ハードウェア設計の入門書を読んでいますが、高速設計では、Vdd / Vssペアごとにデバイスの近くに配置されたデカップリングキャップの重要性が常に強調されています。明らかなVssペアリングを持たないVddピンに対してはどうすればよいのでしょうか。私のPCBには確かにグランドプレーンレイヤーが組み込まれているので、ペアになっていないVddピンをプレーンに直接デカップリングできますが、Vdd / Vssピンペアリングが重要であるという感覚が常に得られました。 明らかな何かが欠けていますか？ 以下に、Vdd / Vssペアと単一のVddピンの両方をデカップリングするための現在の戦略を示す写真をいくつか掲載しました。どちらの方法にも明らかな問題がある場合はお知らせください。

11 microcontroller  decoupling-capacitor  high-speed  decoupling 

大きいパッケージコンデンサー（1210）が小さいものよりもESLとESRが多いと思われる理由を誰かが説明できるのではないかと思っていました。 多層セラミックの場合、より大きいパッケージでも本質的に多数の0603相当品が並列していると思います。0.1-1uF 0603を〜10uF 1210パッケージと比較しているとしましょう。10uFはデカップリングにより効果的ではないでしょうか？大きなパッケージが私の心の中で「よく見える」のに、なぜ小さなパッケージがデカップリングに推奨されるのですか？ どうもありがとう！

11 capacitor  packages  decoupling  esr 

現在、ラジオモデム（407〜480 MHzで放送）、60 MHzで動作するARM7マイクロコントローラー、およびFTDI USBチップを搭載するGPS基地局を設計しています。FTDI USBチップは、無線のワーキングゾーンにある内部的に480MHzでも動作します。すべての高調波と、PLLからのこれらの高周波（最終的にはデバイスの電源ピンから流出する）のため、このPCB設計には特に注意が必要です。 私たちは同僚たちの間で、EMI防止設計に最適な方法は何かについて話し合いました。特に、マイクロコントローラーを「静か」にすることが重要です。 現在、私自身のアプローチはこの質問に基づいていました。これはデカップリングに関するものでした。推奨事項から、PCBデザインを変更して、マイクロコントローラーの下にローカルグランドプレーンを配置しました。これは、グローバルグランドプレーンから分離されています。チップの下の4つのビアを使用して、このローカルプレーンをグローバルプレーンに接続しました。同じことがFTDI USB UARTブリッジにも当てはまります。すべてのキャップは可能な限り近くに配線され、VCCピンとGNDピンが短い接続になるように配置されます。 電源層からビアを介して電源を供給します。GNDはローカルプレーンであるため、ビアは必要ありません。プレーンを正確に分離するためにフェライトを使用することもありません。 ただし、私の同僚は、追加のビアを直接グランドに接続する方が良いと考えています。彼のデザインには、ローカルの接地面は含まれていませんでした。4つの層すべてがグランドで満たされ、VCCは手動で配線されます。キャップは近くに配置されていますが、GND接続がコントローラーのGNDピンに直接接続されていない場合があります。コントローラの下のグランドプレーンは、信号が原因で完全に分割されているため、連続的ではありません。 彼の考えは、キャップとピンのグランドは、グローバルなグランドプレーンと各ビアによって非常に安全であるというものでした。グラウンドプレーンが分離されているため、彼は私のデザインをそれほど信じていませんでした。彼の設計はEMCのテストに合格したので、この問題のすべてが大きな違いを生むのかどうか、ちょっと不思議に思います。一部のノートでは、ローカルのグランドプレーンと適切なデカップリングレイアウトを行うことが絶対に必須であると説明しているため、私はそれでかなり混乱しています。 簡単に言えば、EMIの実践にはどちらの設計手法が優れているのでしょうか。 GNDは、システムから分離されているローカルプレーンに最初に接続されます。これは、1点でグローバル平面に接続されています。 各GNDピンは手動でグローバルプレーンにルーティングされます。したがって、すべてのGND接続が独自のビアを取得することになります。コントローラの下の連続的なグランドプレーンにとって必ずしも重要ではありません。

11 pcb  design  emc  decoupling  grounding 

ICがグランドプレーンに接地されている場合は、次に示すように、デカップリングコンデンサを片側のVDDに接続し、反対側のグランドプレーンに直接接続することは許容できると常に思っていました。 しかし、インターネットの奥行きからこの綴りが正しくないこのガイドを理解すると、私はずっと間違っていたことがわかります。正しい方法は、ICの接地ピンからコンデンサまでトレースを実行し、接地面に接続することです。 私はd）を使用していたと思いますが、これはどういうわけか間違っています。より経験のある人は、このトピックについていくつかの光を当てることができますか？これらのうちどれが好ましい方法ですか？ありがとうございました。

10 capacitor  ground  decoupling 

ACカップリングコンデンサ（通常は約0.1uF）を高速（1 ... 5 GHz）差動シリアルインターフェイス（ギガビットイーサネットSFPモジュールのSerDesなど）に配置する理由と場所を教えてください。 私が読んだことから、キャップはできるだけレシーバーピンの近くに配置する必要があります。正当な参照は大歓迎です。 [CHIP1 RX+]--||-------------[CHIP2 TX+] [CHIP1 RX-]--||-------------[CHIP2 TX-] 0.1uF [CHIP1 TX+]-------------||--[CHIP2 RX+] [CHIP1 TX-]-------------||--[CHIP2 RX-] 0.1uF 前もって感謝します 更新： ICメーカーから返信があり、送信機にキャップを近づけるように勧められました。そのため、実際の場所は、特定のICがどのように機能するかに依存しているようです。少し前に、他のメーカーから完全に反対のアドバイスがありました。

9 serial  decoupling-capacitor  decoupling 

私は電子学生です。ある日、自宅にあるEM21というエネルギーメーターを開いたところ、その本体が2つの主要なコンポーネントで構成されていることがわかりました。 グリッドに接続して電圧と電流を測定するメーター本体（理論的には、メーターのすべてのインテリジェンスを備えています） 測定に関するユーザーのリアルタイム情報を表示するLCDディスプレイ（ダム、LCD、押しボタンを制御し、誘導を使用して電圧/電流/電力情報をボディに要求するのに十分なインテリジェンスを備えています） ここでのすばらしい点は、LCDコンポーネントが身体から電力を供給され、誘導（非接触）以外のものを使用せずに身体と通信することです。 [LCD with buttons]-----coil <magnetism magic> coil-----[meter body] 数時間で、ボタンを使ってLCD画面にエネルギーを供給するためにカップリングを使用する回路を逆転させようとしました。同時に、そのカップリングは非接触通信チャネルとして使用されています。 これが最終結果でした： この回路のシミュレーション – CircuitLabを使用して作成された回路図 接続を整理してくれたTransistorと/ u / eyal0 @ Redditに感謝 そして、これらは実際の共食い回路の写真です： FRONT（1つのタブで開く） 戻る（別のタブで開いてから、両方の間で通勤すると、それらは互いに整列します） FRONTラベル付き PWR SRC回路に電力を供給する（ボディがLCD回路に電力を供給する）および通信に使用されるコイル （図が正しく取得されたかどうかを確認できますか？） / u / InductorMan @ Redditで、図にあるC4 / R4の間違いを指摘してくれてありがとう。 私は答えが見つからないこの内部の仕組みについていくつか質問があります： コイルはどのようにしてATMEGAにDC電流を供給できますか？どうしてVCCがコイルの一方の端に直接接続されていて、ATMEGAを揚げないのですか？ Q1の役割は何ですか？ WB2コンポーネントとは何ですか？ 通信に使用されるATMEGAピンは何ですか？どのようにして（オシロで）それらを「聞いて」、通信プロトコルを発見できますか？ AVCCとAREFは、図で配線されている方法で何をしていますか？ コンデンサとツェナーの値を簡単に見つけるにはどうすればよいですか？ ありがとう！ リンク：現在進行中のRedditに関するディスカッション

8 atmega  inductor  decoupling-capacitor  coupling  decoupling 

デカップリングコンデンサを配置する4つのオプションを提供するこの画像を参照してください。 （http://www.learnemc.com/tutorials/Decoupling/decoupling01.htmlから） オプション（d）は良くないと思います-コンデンサをV SSではなくV DDの近くに配置することを誰かに勧めます。これは正しいですか？（c）も同様です。 一般的に、デカップリングコンデンサを配置するのに最適な場所はどこですか？最も効果があるのはどこですか。そして、より重要なのはなぜですか？理論的な説明をお願いします。

8 pcb  capacitor  pcb-design  decoupling-capacitor  decoupling