タグ付けされた質問 「asic」

私はいくつかのASICメーカーのウェブを閲覧しましたが、実際の数は見つかりませんでした。私はマスクなどの作成に関連する固定費があり、それから単位あたりの費用があると思います。 注： ASICを実際に作成したくないので、興味があります。

157 hdl  manufacturing  asic 

ザイリンクスISE、ラティスダイアモンドなどのFPGA / HDLツールスイートの経験があります。一般的なワークフローは、Verilog / VHDL、シミュレーション、テスト、およびFPGAのプログラミングです。 ASICの設計は非常に異なっていると言う人が数人います。ゲートレベルASICとトランジスタレベルASICの2つの主要なASICに使用されるツールセットは何ですか？Catapult CやCadence C to Siliconなどの高位合成ツールを検討してきましたが、まだ試したことはありません。典型的なHDLワークフローを変更/高速化できるASIC / FPGAフィールドで利用可能なさまざまなタイプのツールを説明できますか？

42 fpga  vhdl  verilog  software  asic 

私はこの投稿を読みましたが、私の質問全体には答えていません。 マイクロコントローラは、メモリ、レジスタを備え、LOAD、STORE、ADDなどの一連の命令を処理できるものと考えています。その役割を実行するための論理ゲートなどが含まれていますが、その主なタスクはビットのユニバーサルプロセッサになることです。Microntrollerは、命令を保存および処理する機能を作成する相互接続されたASICデザインのシステムと考えています。 ASICデバイスは、論理的および電気的コンポーネントを使用して1つのタスクを実行するために特別に構築された回路であり、他のタスクも追加のハードウェアも含まれていないと考えています。 FPGAデバイスは、特定の真理値表を実装するために使用されるASICデバイス（低レベルデバイス）+残りの未使用のものと考えています。 その名前にもかかわらず、FGPAは新しい「異なるタスク」を実行するために再配線する必要があるため、非常に「アプリケーション固有」と感じます。これにより、ASICとの混乱が生じます。ただし、FPGAを再配線する場合は、必要なすべてのハードウェアが存在する必要があります。また、FPGAはプログラム可能であることを目的としていますが、それはマイクロコントローラーの目的ではありませんか？ 私が参照した上記の投稿では、私がよく知っているHDLについても言及しています。HDLをASICとFPGAの両方に使用したり、プロキシによってマイクロコントローラー全体を設計することはできませんか？

25 microcontroller  fpga  asic 

マイクロコントローラー、FPGA、ASIC（特定用途向け集積回路）はすべて、類似したタイプのアプリケーション（異なるレベル）に使用されます。マイクロコントローラとFPGAについて知っています。しかし、ASICとは実際には何ですか？これらの非常によく似たテクノロジーがすべて揃っている理由を理解するのは大変です。

17 asic 

私は長年fpgasを使用してきましたが、回路のすべての部分（必要な部分）で常に同期リセットを使用していました。特定のクロックサイクルで回路をグローバルにリセットするのに役立ちます。 しかし、ASIC回路では、どこでも非同期リセットを使用する傾向があると言われました。なぜか、また一部のfpga設計にも当てはまるのかと思います。専門的な意見を聞きたいです。 ありがとう

15 fpga  reset  asic 

閉じた。この質問はより集中する必要があります。現在、回答を受け付けていません。 この質問を改善したいですか？この投稿を編集するだけで1つの問題に焦点を当てるように質問を更新します。 閉じた2年前。 知的財産（IP）コアの私の理解は、それらが特定のFPGAまたはASICの回路レイアウトまたはセットアップであり、一般使用向けに販売されることを意図しているということです。 ソフト、ファーム、ハードIPコアとは何ですか？

12 fpga  integrated-circuit  asic 

ファームウェアドメインで作業している人から、オペレーティングシステム制御ファームウェア（USBドライブのファームウェアなど）がないと聞きました。whileループで実行されている単一のスレッドだけが外部コマンドを待機しており、これが割り込みが発生する開始点であり、その後にISRとハードウェアまで流れる制御が続きます。しかし、基本的に、ファームウェアコードを実行しているハードウェアのその部分は何ですか？CPUはありますか、それともデバイスに電源が供給されている限りトリガーされるASICベースのコードですか？通常のCPU-OSベースのシステムからファームウェアへのパラダイムシフトを理解できません。

9 cpu  asic  firmware 

スペースが非常に重要である超小型低電力デバイスでは、複雑なパッシブネットワークが多くのスペースを占める可能性があります。パッシブまたはほとんどパッシブのASICを製造することは可能ですか？可能であれば、いくらかかりますか？明らかに、それはディスクリートパッシブの小さなコストに決して近づくことはないでしょうが、あなたが本当にそのスペースを必要とするとき、それは価値があるかもしれません。 ASIC製造のコストに関しては、この質問は非常に役に立ちましたが、主なものはアクティブコンポーネントである、より伝統的なASICについて話しています。 また、ASICは間違った言葉かもしれません。この種のことについて別の言葉はありますか？

9 asic 

RTLコードで宣言された遅延は決して合成できないことを常に読んでいます。これらはシミュレーションのみを目的としており、最新の合成ツールはコード内の遅延宣言を無視します。 例：合成ツールによってx = #10 y;考慮さx = y;れます。 ハードウェア記述言語（VHDL、Verilog、Sytem-Verilogなど）の遅延宣言を合成できない理由は何ですか。

8 verilog  vlsi  system-verilog  asic