電気工学

CPUのすべての電力消費はどこに行きますか？PCのCPUが消費するすべての電力は熱に変換されますか？それとも、一部は熱に、一部は他の種類のエネルギーに変換されますか？

9 power  cpu  energy 

私はAC主電源を直接扱うプロジェクトに取り組んでいます。 隣接するトラックの適切な沿面距離を維持することについて知っています。適切な沿面距離を提供するためのスペースがない場合は、分離スロットを追加できます。 しかし、パンチスルーであるとのオーバーラップの銅層は、すべての懸念？ 基本的に、2層のボードがあり、最上層の水平トレースがACホットを伝達し、最下層の垂直トレースが接地されている場合、それらが重なる点、絶縁されているだけを心配する必要さえありますか？ FR4の絶縁耐力は？ 最上層全体が銅の注ぎ口で、ACホットに接続されていて、下層全体が接地されているPCBがある場合はどうなりますか？懸念の閾値はどこですか？ この種のレイアウトを評価するためにどのような経験則（または実際の標準）が使用されていますか？

9 ac  mains 

PCBで使用している48Wのはんだごてを手に入れました。これはEagleで設計していて、私のために埋め合わせをしています。私は趣味家なので、言うまでもなく、ここでの仕事には間違ったツールを持っているかもしれません。 私のデザインは表面実装コンポーネントを使用しており、グランドプレーンに接続されている表面実装パッドにはんだ付けしようとすると、はんだごてがはんだを溶かすのに本当に苦労しています。 48Wは少し小さいですか？アイロンをより強力なものに交換する必要がありますか、それとも問題ではありませんか？どんな助けにも感謝します。

9 soldering 

バックグラウンド これは個人的なプロジェクトです。FPGAをN64に接続すると、FPGAが受信したバイト値はUARTを介してコンピューターに送信されます。それは実際にはかなりうまく機能します！不幸にも不定期に、デバイスは失敗し、その後回復します。デバッグによって問題を見つけることができましたが、VHDLにはかなりの能力がないため、修正方法に困惑しています。 私は2日間VHDLをいじっていて、これを解決できないかもしれません。 問題 FPGAへのN64信号を測定するオシロスコープがあり、他のチャネルはFPGAの出力に接続しています。カウンター値を記録するデジタルピンもあります。 基本的に、N64はSTOPビットを含む9つのデータビットを送信します。カウンターは受信したデータビットをカウントし、9ビットに達すると、FPGAはUARTを介して送信を開始します。 正しい動作は次のとおりです。 FPGAは青色の波形で、オレンジ色の波形はN64の入力です。受信中、私のFPGAはデバッグの目的で入力の信号を "エコー"します。FPGAが9までカウントした後、UARTを介してデータの送信を開始します。N64が終了した直後にデジタルピンが9にカウントされ、FPGA出力がLOWになることに注意してください。 失敗の例を次に示します。 カウンターがビット2と7をスキップすることに注意してください！FPGAは最後まで到達し、N64からの次の開始ビットを待ちますが、何もしません。したがって、FPGAはタイムアウトして回復します。 これは、N64受信モジュールのVHDLです。次のカウンターが含まれています：s_bitCount。 library IEEE; use IEEE.STD_LOGIC_1164.all; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity N64RX is port( N64RXD : in STD_LOGIC; --Data input clk25 : in STD_LOGIC; clr : in STD_LOGIC; tdre : in STD_LOGIC; --detects when UART is ready transmit : out STD_LOGIC; --Signal …

9 fpga  vhdl  protocol 

ヒューズの通常の扱いは、負荷の「前」にプラス側に配置することであると考えると、これは単なる一般的な方法ですか、それとも実際の理由によるものですか。 負荷の「後」にヒューズをマイナス側に配置できますか？1を考慮すると、電流は負側から正側に流れ、2は電流が直列回路のすべての点で等しくなければならないという考え方があります（そのため、抵抗はLEDのどちら側にも行くことができます）と現在の規制）。慣例を除いて、ヒューズをプラス側に配置する特別な理由はありますか？ さらに、ヒューズを回路の中央に配置できますか？

9 fuses 

最近、AMDが5 GHZで動作する新しいVisheraシリーズのFXプロセッサをリリースしたと聞きました。私の質問は、プロセッサのクロックレートに上限があるかどうかです。つまり、クロックレートをこれまでどおりに上げ続けることができるのでしょうか。より高いクロックレートではどのような電気的問題が発生しますか？

9 microprocessor  clock-speed 

非磁性（チップ付きカード）クレジットカードを持っています。私はそれが洗濯機ですぐに入浴したという古典的な事故に遭いました。:)いくつかの質問がすぐに頭に浮かびました：-彼らは防水ですか？-試してみて、うまくいくとしましょう。それが壊れる可能性は何ですか？例えば4-5週間後に洗浄のために？

9 waterproof 

電池について読み始めました。リチウム電池に興味があり、安定性と容量/重量に関する説明を見つけましたが、「サイクル」などの不明確な説明を読みました。 「サイクルライフ」とはどういう意味ですか？充放電回数は？バッテリーが60％まで放電されてから80％まで充電された場合、これはサイクルとしてカウントされますか？

9 batteries  battery-charging  lithium-ion 

頭に浮かばない簡単な概念がいくつかあります。私は私のエンジニアリングの2年間これらのことを研究してきたと思いますが、それでも私は悩みます。コンデンサーはそれらの1つです。誰かが説明できますか？ コンデンサは何をしますか？料金は貯まりますか？もしそうなら、それはどうですか？ 私はそれをグーグルとヤフーで検索しましたが、そこには（私にとって）何か役立つものは見つかりませんでした。ですから、ここで問題を解決していただければ嬉しいです。 PS私はいつもそうであり、さらに人々がどこに行くべきかを提案しないので、質問が再び話題から外れないことを望みます。それは本当に悲しいことです。

9 capacitor 

AND、XORなどを使用してISISで16ビットデコーダーのスキームを作成しましたが、このスキームを使用して自分のデバイスを作成したいと思います。ポートのあるブロック。これを行う方法？私は、人々がブロックとそのポートを作成するビデオを見つけましたが、自分のスキームを使用して自分のデバイスを作成する方法を見たことがありません。 私はこれをISISで作成しました：機能し ています。そして私はこの回路を取る必要があります： そして、それの簡単なブロックを作ります。このようなもの： ライブラリに保存して後で使用できるもの。

9 proteus 

VHDL変数が合成ツールによって合成される2つの方法を知っています。 組み合わせロジックとして合成された変数 意図せずにラッチとして合成された変数（初期化されていない変数が信号または別の変数に割り当てられている場合） VHDL変数を合成できる他の方法は何ですか？（例：FFとして解釈できますか？）

9 vhdl  synthesis  rtl 

現在、かなり高速なADC / DACコンバーターチップをFPGAに接続してRFを送受信することを試みていますが、コンバーターを実行して、信号発生器とテスト用のオシロスコープを接続することが今の私の主な目標です。 私はデジタルの世界から来ています。私はあらゆる種類のデジタル回路を実行し、マイクロコントローラーで簡単なタスクを行うためにADコンバーターを使用しましたが、差動でインピーダンスなどのいくつかの要因に敏感なアナログ高速信号に関しては、基本的に何を考えているのかわかりませんmやって。 このプロジェクトで使用したいチップはAD9862です。それはかなり古いですが、それほど高価ではなく、はんだ付けも簡単であり、参照プラットフォームとして使用しているUSRPのいくつかのモデルでEttus Researchによって使用されています。より良いチップの提案があれば教えてください！ 今私が気にしている主なことは、全体のアナログ領域です。AD9862には、オプションでバッファリングできる2つの差動入力があります（これは私がやるべきことです）。データシートには、入力バッファのインピーダンスが200オームであると記載されています。次に、私がやりたいことは、これら2つのADチャネルを50Ωインピーダンスの不平衡SMAコネクタに取り出し、後で信号発生器または無線フロントエンドを接続することです。ですから、そのためにバランが必要です。 Ettusもそれを行いました。AD- / DA-Converterに異なるフロントエンドを接続するためにベースボードに接続できるドーターボードがいくつかあります。今、私がまさに望んでいることを実行するBasicRXドーターボード（以前は最も簡単なドーターボード）を見ると、彼らがADT1-1WTと呼ばれるバランを使用していることがわかります。これを調べると、データシートには75Ωのインピーダンスがあることがわかります。それは完全に間違っていませんか？50オームの不平衡から200オームのバランストランスが必要だと思いました。 また、入力は50オームの抵抗で終端され、出力はコネクタ以外のコンポーネントなしで直接AD（VINP_A / VINN_AおよびB）に送られます（右？または、 10pFコンデンサ？メーリングリストで、ローパスフィルターの値が50Ωのこの回路図で間違っていることをどこかで読みました。これは、AD入力の200オームの入力インピーダンスとはまったく一致しません。誰かがそれを私に説明できたら最高です！私にとって、すべての値は完全にオフです。 また、PCB上のトレースはどうですか？また、反射や定在波を防ぐために、適切なインピーダンスが必要です。だから私はそれらを一致させる必要があると思いますか？したがって、バランの出力は、AD入力に向かう差動インピーダンスが200オームの差動トレースである必要があり、バランの反対側では、SMAコネクタに行く50オームのトレースが必要ですか？ 誰かが私にこれについていくつかの光を当てることができれば、それは素晴らしいでしょう！これらはすべて、電気工学を専攻してコンピュータサイエンスを専攻した場合にのみ大学で学んでいるように見えます。これはすべて私にとって素人的な趣味なので、今はちょっと迷っています:(

9 adc  impedance  differential  sdr 

コモンモードチョークでは、私の理解では、コモンモード電流は、それらを加算する磁束を生成し、それらの間の実効インダクタンスを増加させ、これらの電流を減衰させます。 コモンモードチョークに差動電流が流れている場合、磁束は反対方向に流れるため、結合はなく、個々の磁束は正味の0磁束に対して相殺され、インダクタンスが実際には非常に低いように見えます。 インダクタンス仕様のコモンモードチョークの仕様を見ると、この定格はコモンモード信号にのみ関係するのですか？それは私の推測ですが、私はまだより良い理解を得ようとしています。

9 switch-mode-power-supply  inductor  emc 

MCUまたはCPLDにスタティックロジックを入力させたい場合があります。したがって、私はそれをVCCまたはGNDに接続することを選択します。問題は、電流を制限するために抵抗を直列に配置する必要があるということです。私はしばらくの間自分で考えて、自分の答えを得ます：いいえ！たとえば、STM32F103（データシート）を86ページで取り上げます。 「入力リーク電流」から、VDDを適用したときに入力抵抗が少なくとも1 Mオームであるため、電流を制限するための直列抵抗が不要であることがわかります。それは合理的ですか？

9 microcontroller  current  input  programmable-logic 

特定のICのピンの欠落に対処する方法を尋ねる最近の質問（グランドに接続されているヒートシンクタブを使用）が気になりました。物理的に欠けているピンまたは接続できないピンの業界用語は何ですか？ これらはDPAK / TO252で、場合によってはSOTパッケージで一般的であることを知っています。 いくつかの調査によると、TO252には-3と-3+の両方のバリエーションがあり、-3には切り捨てられたピンがあり、-3 +バージョンには3つのピンがすべて標準の長さであることが示されています。同じことが-5および-5+バージョンにも当てはまります。 しかし、このタイプの切り詰められたピンは何と呼ばれていますか？業界用語がなければなりません。

9 identification  packages