タグ付けされた質問 「programmable-logic」

私が理解しているように、FPGAは柔軟な「デジタル」回路であり、デジタル回路を設計、構築、再構築できます。 素朴に聞こえるか、愚かに聞こえるかもしれませんが、アンプ、A / D、D / A、トランシーバーなどのアナログコンポーネントを設計者が利用できるようにするFPGAやその他の「柔軟な」テクノロジーがあるのではないかと思っていましたか？

23 fpga  analog  programmable-logic 

プログラマブルロジックのバックグラウンドはまったくなく、ほとんどのプロジェクトでマイクロコントローラーを使用していますが、最近はビデオを操作する必要があり、マイクロコントローラーが必要なものに対して遅すぎるため、CPLDでプレイを開始しました。 回路図デザインのみを使用してCPLDで良好な結果を得ることができましたが、CPLDの情報を検索すると、VHDLおよびVerilogを使用した多くの例が見つかりました。これらの言語の1つでデバイスを定義したいと思うのはなぜなのか興味があります。回路図設計でできないことは何ですか？主に機能に使用されていますか？ これまでCPLDのみを使用していましたが、FPGAデザインはこれらの言語を使用することでCPLDよりも多くの利点がありますか？

13 vhdl  verilog  programmable-logic 

私は単純な警報装置の構築を任されてきました。いくつかの入力を測定するだけで、出力はそれに応じて応答します（非常に簡単に言えば！）。私には、いくつかのディスクリートロジックゲートを使用すると仕事が完了するように見えましたが、同僚（私と一緒に作業していた）が代わりにプログラマブルロジックを使用することを決定しました。第一に、彼は私よりも年上であり、第二に、彼の主な主張は、プログラマブルデバイスが未来であり、未来を保証する製品を作りたいというものだったからです。 私の質問は、いくつかのディスクリートロジックゲートで簡単に実装できるデザインがある場合、ディスクリートロジックでデザインする価値はありますか？プログラマブルよりもそれらを使用する利点はありますか？または、プログラマブルロジックによって徐々に完全に段階的に廃止されますか？明確にするために、「私はこれが事実だと信じている」または「個人的にはこれだと思うが...」の答えは望んでいません。最近の家電製品でデザインする価値はありますか？

11 logic-gates  programmable-logic 

FPGAをプログラムされていない状態で長時間放置するとどうなるかについて、一般的な理解を得ようとしています。 FPGAがあり、それを長期間（電源投入後数分から数時間）プログラムしないままにしておく、つまり、ビットストリームがない場合、これはデバイスに悪影響を及ぼしますか？電源が入っているFPGAに常にビットストリームを置くことをお勧めしますか？これに関する一般的な意見は何ですか？ 結果はデバイスやメーカーによって異なりますか（ザイリンクスとアルテラ、その他）。 追加情報： ザイリンクスVirtex-6 FPGAを使用するカスタムSoCボードがあります。また、参考のために使用するザイリンクスML605も持っています。 カスタムボード：ボードの電源を入れます。XMD（ザイリンクスマイクロプロセッサーデバッガー）を使用してプログラムするための時間が短いことに気づきました。20〜30秒の時間枠を失った場合、ボードをオフにしてからオンに切り替えてから、再試行します。これはML605では発生しません。 XMDを介してカスタムボードをプログラムしようとすると、次のような結果になります。 Error: Device Reset by JPROGRAM command, failed. INIT_COMPLETE did not go high. どう考えているか教えてください。

10 power  fpga  programmable-logic 

閉まっている。この質問はトピックから外れています。現在、回答を受け付けていません。 この質問を改善してみませんか？ 電気工学スタック交換のトピックになるように質問を更新します。 5年前休業。 私はいくつかのCPLDのものをいじくり回したいと思います、そして私はそこにいくつかの選択肢があると思います。特定のアプリケーションを考えていません。可能性はたくさんあるようですが、そのいくつかは他のものより使いやすいです。 主要メーカーには開発ボードがあり、一部は他よりも高価です。彼らはまた、一般的に...安くはないように見えるプログラマーケーブルを持っています。いくつかの掘り下げを行って、私はいくつかのオプションに出くわしました、そして私はそれぞれの長所/短所を理解しようとしています。 Xマクロセルを備えたCPLDは多かれ少なかれ同じであると言うのは公正ですか？ JTAGインターフェースは標準ですが、デバイスのプログラミングのために、以前の標準のJTAG質問はありません。これは、ベンダーソフトウェアがプログラマーと話している問題ですか？他のユーティリティを使用してバイナリファイルをダンプすると、状況はより標準的になりますか？ 一部のプラットフォームには安価な代替手段があります。私は、USB /パラレルポート、Linux / Windowsの観点から、これらの問題が何であるか疑問に思っています。 開発ボードに慣れていると仮定すると、ベースパーツの1つを直接使用するだけに移行するのはどのくらい難しいですか。私の印象は、主要なオプションでは、いくつかのヘッダーピンとカップルのダイオード/抵抗の問題だけであるということです。私はこれで遠いですか？ 自分の設計でデバイスをどのようにプログラムしますか？開発ボードまたはスターターキットがある場合、戻って高価なプログラマーを購入する必要がありますか？なぜ開発ボードが安く売れているのに、プログラマーが数百ドルを実行しているのですか？おそらく開発ボードにはプログラム機能が付いています。 ここに私にとって際立ったオプションのいくつかがあります。私は価格を数百ドルのオプションと区別するためにのみリストしています。それらのすべては私のための球場にあります。使いやすさ、ソフトウェアの問題など、隠れたコストを探しています。 ザイリンクスは人気のあるパスです。私はそれをできた： Digilent C-Modボード（17ドル）： http およびそれらのプログラミングケーブルの1つ（12ドルでパラレルまたは48ドルでUSB） http://www.digilentinc.com/Products/Catalog.cfm?NavPath=2,395&Cat=5 Digilentケーブルは、現在Windowsのみのソフトウェアを使用する必要があるため、48ドルのUSBルートを使用する必要があります。 ザイリンクスのもう1つの可能性は バス海賊ボード（$ 28） http://www.seeedstudio.com/depot/bus-pirate-v3-assembled-p-609.html?cPath=61_68 およびCoolrunner開発ボード（$ 15） http://www.seeedstudio.com/depot/xc9572xl-cpld-development-board-p-799.html?cPath=174 会社をラティスに切り替える： 彼らはブレイクアウトボード開発キット（29ドル）を持ってい ますhttp://www.latticesemi.com/products/developmenthardware/breakoutboardevalkits.cfm Mouser.comでラティスパーツを使用するというアイデアが気に入っています（ザイリンクスはあまり見かけません）。私はもっ​​と注文する傾向があります。それらに慣れたら、このボードの回路図に基づいてプログラマーケーブルをハッキングできると思います。それは本当に簡単に見えます。evalボードをプログラマーとして使用できますか？JTAGヘッダーを公開しますか？ Lattice MachXO2 Picoキット（$ 29）も大きな価値があるように見えますが、それを紹介する部分はより高価です。 アルテラも優れた製品を提供しています。 プログラマーはEBayから（$ 15） デモボードはEBayから入手できます（$ 28） あるいは、アルテラは （$ 50）のスターターキット これらのうちどれが初心者にとってより働きやすく（運転手など）、ある程度の力を持ち、おそらく最も柔軟性を提供するより良いルートですか？

10 programmable-logic 

ロックされています。この質問とトピックへの回答はロックされています。質問はトピックから外れていますが、歴史的に重要です。現在、新しい回答や相互作用を受け入れていません。 プログラマブルロジックは、数個のゲートの書き込みやMUXの使用から、マイクロコントローラーとIOペリフェラルが組み込まれた最新のFPGAまで、さまざまなスペクトルでウィジェットに実装できます。もちろん、ARMのPrimeCell GPIOなど、より具体的な例もあります。どのようなアプリケーションで、プログラマブルロジックデバイスのさまざまなレベルの複雑さが使用されていますか？グループ化はそれらの極端な定義の近くで混ざり合っているように見えますが、これは許容できるリストだと思います： PAL / PLA / GAL：プログラマブルロジックアレイ; Digikeyで'Embedded-PLDs'としてリストされているように見え、50MHzまでの非同期10/8 I / O（ATF16V8C）、192マクロセル（CY7C341B）をカバーしており、ほとんどが再プログラム可能です。 CPLD：複雑なプログラマブルロジックデバイス。Digikeyは、それらを7.5ns 10 I / O（ATF750C）〜233MHz、428 I / O「FPGA密度のCPLD」（CY39100V484B）で利用できるものとしてリストしています。 FPGA：フィールドプログラマブルゲートアレイ; 58 I / O（XC2064）〜1023I / O BGAビースト（EP1S80F1508C7N）で利用可能。 ハードMCUを備えたFPGA：これは、MCUがエミュレートされておらず、FPGA ICに物理的に配置されている場合です。 ウィキペディアの引用： FPGAとCPLDの違いは、FPGAは内部的にルックアップテーブル（LUT）に基づいているのに対し、CPLDはゲートオブゲート（製品の合計など）を使用してロジック機能を形成することです。CPLDはより単純な設計向けであり、FPGAはより複雑な設計向けです。一般に、CPLDは幅広い組み合わせロジックアプリケーションに適しており、FPGAは大型のステートマシン（マイクロプロセッサ）に適しています。 これは、233 MHz、400 I / O CPLDと同等のFPGAの使用の違いを説明していません。または192マクロセルPLDと同等のCPLDの間。デザインオプションを絞り込むための信頼できるガイドラインを作成することはできません。現在、私は特定のアプリケーションを考えていませんが、「何をするために何を使うのですか？」 特定の要件に関して優れたアドバイスをオフサイトで受けましたが、この質問は、PLDの1つのファミリよりも他のファミリが同等またはより適切であると思われる場合に、いくつかの例が優先することから利益を得ることができると思います。

10 fpga  programmable-logic 

閉まっている。この質問はトピックから外れています。現在、回答を受け付けていません。 この質問を改善してみませんか？ 電気工学スタック交換のトピックになるように質問を更新します。 4年前休業。 CPLDとFPGAの違いは何ですか？

10 fpga  programmable-logic 

プログラマーは数百ドルもかかり、ISPケーブルでさえ安くないので、GALチップは最初は高価に思えます。 もっと安い方法はありますか？

10 programmable-logic 

MCUまたはCPLDにスタティックロジックを入力させたい場合があります。したがって、私はそれをVCCまたはGNDに接続することを選択します。問題は、電流を制限するために抵抗を直列に配置する必要があるということです。私はしばらくの間自分で考えて、自分の答えを得ます：いいえ！たとえば、STM32F103（データシート）を86ページで取り上げます。 「入力リーク電流」から、VDDを適用したときに入力抵抗が少なくとも1 Mオームであるため、電流を制限するための直列抵抗が不要であることがわかります。それは合理的ですか？

9 microcontroller  current  input  programmable-logic 

I2Cバスで選択したスレーブ応答を変更できるモジュールを設計しようとしています。これは元のバス構成です（わかりやすくするためにプルアップと電源接続は示していません）。 このバスには2つのデバイスしかなく、100kHzしかありません。コントローラーMCU（I2Cマスター）およびRFIDカードリーダー（I2Cスレーブ）NXP PN512。コントローラーのファームウェアを変更したり、I2Cバスのトランザクションを変更したりできません。良い点は、コントローラーが2種類のトランザクションのみを送信することです。 Master (Write Register) - <s><address+W><register number><data><p> Master (Read Register) - <s><address+W><register number><p><s><address+R><data><p> 私がしたいことは、マスターレジスタの読み取り中に選択したデータバイトを自分のバイトで置き換えることです。MCUが読み取りたいレジスタ番号をUART（921.6kbaud）経由でPCに送信できます。C / C ++またはPythonで処理できます。値を置き換える必要のあるレジスター番号を受け取ったら、偽のバイトをデバイスに送り返すことができます。コントローラーに送り返して、元のカードの応答を置き換えます。 最初に、I2Cバスを2つのバスに分割しました。 Arduino Nanoを試し、その後クロックストレッチを使用してCPLDを試しました。MCUコントローラーに面したATmega328ハードウェアI2Cは、前の停止サイクルの5usより前に開始シーケンスが生成されることがあったため、追いつくことができませんでした。したがって、時々、AVRは読み取りトランザクションをNAKしていました。CPLDは、バスストレッチがMCUで無効になっていることが判明した停止/開始速度を処理できました。 マスターレジスタの読み取りは、その後に読み取りが続くと確信しているので、1バイトの書き込みを検出することで、読み取りを「予測」できるというアイデアを思いつきました。次のリードサイクルアドレス書き込み中に、スレーブからバイトを取り込むのに十分な時間があったようです。それはうまくいきませんでした。バストランザクションは最初（約最初の5秒間）は正常に見えましたが、コントローラーはバス上のすべての通信を停止し、タグの読み取りと直接通信していないことを検出したかのように処理していました。 カードリーダーは、マスターへの割り込みを生成することもできます。IRQは、タイマーまたはイベントベースです。この問題は、バスに本来導入されていた遅延が原因であると考えています。私は間違っていたかもしれませんが、別の「ゼロ遅延」設計を思いつきました。 私が考えているのは、SDAラインを切断し、SCLラインをマスターとスレーブの間に接続したままにすることだけです。このようにして、データラインのバイトをどちらの方向でも置き換えることができます。バスサイクルに基づいてSDAラインの方向を制御する必要があるため、設計がより複雑であることがわかりました。バストランザクションを処理し、16進バイトをUART経由でコンピューターに送信するVHDLコードを次に示します。コンピューターからのバイトの受信はまだ実装されていません。 library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all; entity I2C_Sniffer is port ( clk : in std_logic; scl_master : in std_logic; sda_master : inout std_logic; sda_slave : …

9 i2c  programmable-logic 

ザイリンクスCoolrunner IIの34個のマクロセルを消費するプロジェクトがあります。私はエラーに気づき、これを追跡しました： assign rlever = RL[0] ? 3'b000 : RL[1] ? 3'b001 : RL[2] ? 3'b010 : RL[3] ? 3'b011 : RL[4] ? 3'b100 : RL[5] ? 3'b101 : RL[6] ? 3'b110 : 3'b111; assign llever = LL[0] ? 3'b000 : LL[1] ? 3'b001 : LL[2] ? 3'b010 : LL[3] …

8 verilog  xilinx  programmable-logic