電気工学

ラップトップの電源アダプターがこんなに大きいのはなぜだろうと思っていました。私が見たほとんどのラップトップは、〜19Vの電源を使用しています。トランスの方程式を使用して、1次側で100ターン（単なる仮定）と220V電源を考慮して、2次側で約8ターンになるように計算しました。携帯電話の充電器（5V）に同じ式を使用し、1次側で100ターンを考慮すると、2次側で約3ターンになるはずです。したがって、携帯電話の充電器とラップトップの充電器で使用されるトランスのサイズに大きな違いはありません。それでは、なぜラップトップ充電アダプターはそんなに大きいのに、携帯電話充電アダプターは小さいのでしょうか？

11 transformer  adapter 

私はpicマイクロコントローラーについて一定期間学び、デジタル電子機器の取り扱いについてかなりの知識を持っています。私は基本的な電子プロジェクトに取り組んできましたが、今ではいくつかの商用アプリケーションに取り組む必要があります。 私の質問は、信頼性が高く長持ちする回路を設計および構築する方法についてです。LDRから入力を取得し、7セグメントパネルにアナログ読み取り値を表示する自動照明コントローラー回路を構築しました。次に、いくつかの計算を行い、リレーを介してライトを制御します。この回路は常時オンにする必要があります（24時間）。最初の数ヶ月間、回路は完全に機能しましたが、約6か月後には誤動作し始めました。7セグメントディスプレイに無意味なものを表示し（数字の一部のみを表示）、インジケータLEDの電球を点灯しますが、リレーはオンになりません。これは予想された動作ではありません。問題は、常にそのように機能するとは限らないということです。時にはそれは完全に動作します。その後、再び誤動作を開始します。正確な順序はありません。 さて、私の質問は、これらの回路がこのように動作する理由です。これは、間隔を空けずに終日機能するためだと思います。この種のアプリケーションは、終日機能する必要があります。PICのみを知っているので、PICを使用します。picよりもatmalの方が信頼性がありますか？（写真が使用されるよりも頻繁にatmalがほとんどのオートメーションアプリケーションで使用されるため、私は尋ねました）デジタルエレクトロニクスの専門家からいくつかのアドバイスが必要です。この種の産業用アプリケーションはどのように構築されますか？従うべき特別なルールはありますか？より信頼性の高い回路を設計する方法は？専門家からのアドバイスやガイダンスは大歓迎です。ありがとうございました... 編集 回答で示唆されているように、デザインのバグを把握するのに役立つ追加のリソースを提供して、回答を編集します。 以下は、構築後の回路の様子を説明する画像です。回路に電力を供給する12Vのセンタータップトランスで、半波整流器を使用して整流し、次に7805 ICを使用して調整します。 以下は回路図設計です。 追加情報が必要な場合は、必要なものをすべて提供します。プログラムが必要な場合は追加します。プログラムはやや長く、割り込みを使用します。

11 pic  avr  circuit-design 

ウェブサイトでPCB 3D印刷に関するこの画像を見たばかりですが、実際に動作しますか？現実の生活に役立つとしたら、とてもクールです。

11 pcb  pcb-fabrication  printed 

私の質問は、リチウムイオン電池が時間の経過とともに容量を失うだけなのか、それとも無駄になるのかということです。実用的な観点から、パワーパックを携帯するだけで古いバッテリー/デバイスの容量の損失を簡単に回避できますか、または古いバッテリーも一定時間内により多くの電力を消費し、パワーパックをより早く使い果たしますか？ これは消費者の観点から来ていますが、ここで答えられるほど興味深いものであることを願っています。

11 batteries 

更新：フォローアップの質問は、結果のPCBレイアウトに対する私の見解を示しています。 私は最初のボードをuCでレイアウトします（組み込みシステムの使用とプログラミングでかなりの経験がありますが、PCBレイアウトを行うのはこれが初めてです）、これはSTM32F103ですSTMの内部DACといくつかの外部DACの両方をSPI経由で使用するミックスドシグナルボードであり、接地について少し混乱しています。 これらの質問に対する回答： デカップリングキャップ、PCBレイアウト 競合するPCB Crystalレイアウトの推奨事項 PSoCの混合信号PCBレイアウト uCのローカルグランドプレーンを正確に1つのポイントでグローバルグランドに接続し、ローカルパワーネットを同じポイントの近くのグローバル電源に接続する必要があることを明確に述べています。これが私がやっていることです。私の4層スタックは次のとおりです。 ローカルGNDプレーン+信号、uC、100nFデカップリングキャップ、水晶 グローバルGND、ビアを除く切れ目のない。Henry Ottなどの情報源によれば、グランドプレーンは分割されておらず、デジタルセクションとアナログセクションは物理的に分離されています。 電源、ICの下の3.3Vプレーン、3.3V外部DACの太いトレース、アナログセクションでボルトを分配するための太いトレース。± 15±15\pm15 信号+ 1uFデカップリングキャップ ボード上のさらに離れたところに、アナログコンポーネントと信号が最上層と最下層にあります。 だから質問： uCの下でグローバルグラウンドを破壊する必要がありますか、それともローカルプレーンの下に完全なグランドプレーンがあるのは良いですか？ 電源プレーン：uCの下のみに電源プレーンを配置し、ビアを使用してデカップリングキャップに電力を供給し、したがって最上層のuCに電力を供給するつもりです。外部DACはスター型である必要があります。そのため、個別のトラックがあり、ボードの残りはボルトです。これは大丈夫ですか？± 15±15\pm15 uCのADCとDACの両方を使用し、ボードのアナログセクションで基準電圧を生成します。基準電圧は、電源プレーン上のトラックでuCのVref +ピンに供給します。Vref-ピンはどこに接続する必要がありますか：ローカルグランド、グローバルグランド、またはそれをアナログセクションのグローバルグランドに接続する電源プレーン上に別のトラックを作成します。たぶん、基準電圧が生成される場所の近くですか？STM32では、Vref-はアナロググランドVSSAピンとは異なることに注意してください（ローカルGNDプレーンに接続すると思われますか？）。 ここでのデザインに関する他のコメントももちろん歓迎します！

11 microcontroller  pcb  audio  pcb-design  mixed-signal 

この記号ははんだブリッジに似ていますが、両端に接続があります。 この記号の意味、およびこの記号に相当するPCB

11 pcb  pcb-design  schematics 

私は7年生で、さまざまなソーラーパネルアレイを使用してサイエンスフェアプロジェクトを行っています。6つのミニパネルが接続された3つの異なる構成があります。構成ごとに、すべての正のワイヤが接続され、すべての負のワイヤが接続されています。マルチメーターを使用して電圧とアンプを測定しています。アンプに電圧を掛けると、3つの構成それぞれの出力を正確に示すことができますか？よろしくお願いします！

11 solar-cell 

これは、特定の状況でのみ、以前に尋ねられたトピックに対する適切な一般的な質問と回答を作成する試みです。 「差動インピーダンス」が指定された差動信号ペア用のPCBボードをレイアウトする前に、知っておく必要があることを説明していただけますか？ 差動ペアは、USB、MIPI、RS-422、RS-485、PCI Express、DisplayPort、LVDS、HDMIなどを含むさまざまな高速シリアルバスに使用されます。 「差動インピーダンス」の定義は何ですか？PCBボードでは、ケーブルの差動ペアで行われているように、ワイヤをねじったり、交互にしたりする必要がありますか？各長さのインピーダンスはトレースと「差動インピーダンス」の半分に一致していますか、それともそれより複雑ですか？最大信号周波数を与えられた場合、長さの一致はどれくらい近い必要がありますか？ 参考になる参考文献： 差動ペアルーティング 微分インピーダンス…最終的にシンプルに

11 pcb-design  differential  impedance-matching 

私が知っている考えられる理由の1つは、コンデンサが幅広い値で利用可能であり、インダクタよりも正確にできることです。インダクタよりもコンデンサの使用につながる他の要因は何ですか？

11 operational-amplifier  analog 

古い管球ラジオを復元しています。回路図を見ると、電源トランスと整流管の間に、1つの抵抗ではなく2つの抵抗が並列に接続されていることに気付きました。1つの抵抗器の代わりに2つの並列抵抗器を設置する利点はありますか？

11 resistors  vacuum-tube 

私は教科書から例を読んでいた。この回路について、著者は、R3が100オーム未満の場合、Q3は切り替わらないと主張しています。「理由」を理解できませんでした。しかし、著者が正しいことをLTSpiceで確認しました。彼はその理由を説明していません。 Q2がオンのときにR3がゼロに近いと言えば、なぜQ3もオンにならないのでしょうか？

11 transistors  switches  bjt 

ピコアンペアの範囲でマイクロコントローラーの低消費電力を確認する必要があります。私はミリアンペアを測定できるマルチメーターしか持っていないため、0を示しています。 ピコアンペアを測定する簡単で正確な方法はありますか？

11 current-measurement 

私は理解しようとしている物理的な概念のゲインと位相マージンを。 これについて私が理解しているのは、臨界点周りの相対的な比較で、振幅と位相の形式に変換すると、振幅= 1および位相= -180°になるということです。（- 1 、0 ）（−1、0）(-1,0) また、負のフィードバックシステムの場合、ゲインと位相余裕は正である必要があります。つまり、次の2つのケースではシステムが不安定になります。 システム/ OLTFフェーズが-180°であるが、システムマグニチュード。これにより、ゲインマージンが負になります。ゲインがを正のフィードバック条件になり、それによって出力が無制限になり、したがって不安定になるため、物理的な意味をこの条件に関連付けることができました。> 1>1>1> 1>1>1 システムマグニチュード=が、システムフェーズ -180°の場合。私はこの不安定なケースの物理的な理解を得ることができません。111> −>−>- 私の質問： 閉ループシステムの不安定性についてコメントするために、すべてのフェーズを使用した後はどうですか？ この場合、負のフィードバックのために本質的に存在する負のフィードバックを考慮した後、正味の位相は正になることがありますが、それはシステムをどのように不安定にしますか？

11 control-system  system  stability  bode-plot  phase-margin 

Atmel SAM-D21シリーズマイクロコントローラーでは、多くの周辺機器がメインCPUクロックと非同期のクロックを使用し、これらの周辺機器へのアクセスは同期ロジックを通過する必要があります。クロックがCPU時間に比べて遅い周辺機器では、これにより非常に大きな遅延が発生する可能性があります。たとえば、RTCが1024Hzクロックを使用するように構成され（設計意図のように見える）、CPUが48Mhzで実行されている場合、「現在時刻」レジスタを読み取ると、バスロジックが200,000を超える待機状態を挿入します（最小1024Hzクロックの5サイクル）。CPUに読み取り要求を発行させ、他の無関係なコードを実行し、200,000サイクル以上を返して時間を取得することは可能ですが、実際に時間をより速く読み取る方法はないようです。 同期についての私の理解では、シングルビット同期回路は宛先クロックの2〜3サイクルだけ信号を遅延させます。マルチビット量の同期は少し難しくなりますが、ソースクロックよりも高速な場合はデスティネーションクロックの5サイクル以内で信頼性の高い動作を保証できるさまざまなアプローチがあり、そうでない場合はわずか数サイクルだけです。同期のためにソースクロックドメインで6サイクルを必要とするAtmel SAM-D21が行うこと、および同期遅延が「同期完了」割り込みを必要とするほど十分に長い設計に有利な要因は何ですか？同期遅延は、そのような割り込みを不要にするほど短いですか？

11 arm  atmel  synchronous 

デカップリング/バイパスコンデンサが、通常のフィルターのように、機能を実行するために抵抗を必要としないのはなぜですか？ それは、銅トレースの浮遊抵抗が、コンデンサと一緒に、デカップリングキャップの対象となる周波数をフィルタリングするのに十分なためでしょうか？

11 filter  decoupling-capacitor  low-pass