タグ付けされた質問 「pll」

位相ロックループ（PLL）および遅延ロックループ（DLL）はさまざまなアプリケーションで使用されていますが、これらの回路の主要な側面、動作方法、使用されるアプリケーション、および2つの回路と、一方と他方を使用する理由。

25 pll  dll 

PLLについて質問があります。PLLの目的は、同じ周波数の2つの信号を取得することです（私が理解しているように、位相がシフトする可能性があります）。それでは、この場合、なぜ周波数を比較するだけでなく、位相比較器を使用して位相を比較するのですか？ ありがとうございました

17 pll 

私は、Googleが気球ベースのインターネットに米国の無線スペクトルを望んでいるという記事を読みました。通信に24 GHz以上の周波数スペクトルを使用すると言われています。 圧電性結晶を使用してその高周波を生成することは可能ですか？または、PLL周波数逓倍器を使用していますか？ その高周波信号を生成することが可能であり、信号の各周期で1ビットを送信したい場合でも、24 GHzよりはるかに高速で動作するプロセッサが必要です。バルーンではどのように可能ですか？

15 rf  communication  frequency  digital-communications  pll 

私は最近、回路上に2つの発振器を備えたSTMプロセッサに出会いました。1つは高速動作用で、もう1つは低電力用だと思います。 クロック速度を任意の周波数に変更できるデスクトッププロセッサのようなもの（理由内）- 物理的にこれを行う方法は？

12 microcontroller  oscillator  clock  microprocessor  pll 

PLLの順序は何を表していますか？注文3と比較して注文1および2のPLLの欠点は何ですか？QPSK復調器などのアプリケーションのPLLタイプを選択するにはどうすればよいですか？

10 pll 

アナログのADF411xのような周波数シンセサイザは、PLLにプリスケーラを16 / 17、32 / 33、64 / 65で分周することがよくあります。2 ^ N + 1値は何に使用されますか？

9 pll  synthesizer 

（ADC以外の）外部コンポーネントを使用せずに、FPGAに位相ロックを実装したいと考えています。単純化するには、単純なバイナリパルスにロックすることで十分です。信号の周波数は、クロックの0.1〜1％です。オンボードクロックPLLは通常次の理由で使用できません。 構成できません（合成中に設定されます）。 ちらつく。 必要な頻度をサポートしない。 私は文献を整理していて、いくつかのバイナリフェーズロックループを見つけました。最も注目すべきは、必要に応じてリンクを投稿できる「パルススチール」デザインです。実装して合成しましたが、ある程度の成功を収めましたが、そのジッターとロック範囲は、宣伝されているほど良くありませんでした。また、外部DVCOを使用して成功しましたが、すべてをオンチップで実装できればよいと思います。 デジタル回路設計または正しい方向のヒントさえも役立つでしょう（私はしばらくの間これに頭を悩ませてきました）、実証済みのFPGA実装は素晴らしいですが、期待されていません。 2010年10月27日追加 私が使用した実際のDPLLデザインには、ループフィルターとして「ランダムウォークフィルター」があり（前述の「パルススチール」ではなく、うまく機能しなかった私のノートを通過します）、クロックパルスをDCOに駆動します。 。ロックイン範囲は、DCOの分周器を介して設定されます。ループの感度は、ランダムウォークの長さを変えることによって確立されます。 これが見つかった論文は、この投稿の最後に引用されています。その一部を自分で実装したところ、実際にはすでにOpenCoresに実装されていることがわかりましたが、過去数か月の間にプロジェクトが削除されましたが、必要に応じてVerilogファイルを保存しています。 山本浩; 森S; 、「新しいクラスのシーケンシャルフィルターを使用したバイナリ量子化オールデジタルフェーズロックループのパフォーマンス」、Communications、IEEE Transactions on、vol.26、no.1、pp。35-45、1978年1月 土井：10.1109 / TCOM.1978.1093972 URL：http : //ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=1093972&isnumber=23895

9 fpga  dsp  pll 

14.3MHzクロック入力を必要とするICを使用するつもりですが、GPSから派生した安定した10MHzソースから駆動したいと考えています。10MHzクロックをICが必要とする14.3MHzに変換するにはどうすればよいですか？

8 clock  pll 

私は昨年からアルテラFPGAを使用していますが、内部のPLLがどのように機能するか知りたいのですが。主に、VCOと外部信号の間の位相オフセットを測定するために、本当に内部に何らかの種類のアナログ回路がありますか？このかなりの部分は、広い周波数範囲（現在は100MHz以上で、最も安価なモデルでさえも）に沿って非常に信頼できるので、感心しました。

8 fpga  pll