回答:
ほとんどの場合、フィードバック波形の周波数が基準波形の周波数と正確に一致するかどうかを判断する最良の方法は、2つの波形が固定位相関係を維持しているかどうかを観察することです。フィードバック波形の周波数が基準波の周波数よりわずかに高い場合、その位相は各サイクルごとに増加する量だけ基準波形の位相よりも進んでいきます。同様に、その周波数が基準よりも低い場合、その位相は各サイクルより遅れます。基準波形が適度に安定している場合、位相ロックを維持しようとすると、非常に安定した周波数ロックが生成されます。
位相ロックを維持することが困難または非生産的である場合があります。たとえば、長期平均が「ワーブル」基準の平均と一致する安定した周波数を生成する必要がある場合などです。その場合、周波数ロックループが基準周波数を位相ロックループほど厳密に追跡しないという事実は、その場合のループの目的全体がワーブルを避けることであるため、不利ではありません。出力に渡される参照内。ただし、一般に、周波数ロックループの緩やかな応答よりも位相ロックループの厳密な応答の方が適しています。
より理論的な角度から、周波数は位相の時間微分です。同様に、位相は周波数の時間積分です。そのため、位相検出器を使用してVCOを介して周波数を制御する場合、ループの周りに統合されます。または、大まかに言えば、ローパスフィルター効果です。
supercatが指摘しているように、得られる利点は、「ワーブル」またはリファレンスのグリッチさえも拒否することです。
何年も前に、新たにBEEを作成し、PLLを使用して、たとえばホットプラグカード（これはデジタルループキャリアでした）によるバックプレーンクロックのグリッチにより、特に敏感なカードが「ロックアップ」、進行中のアクティブコールをすべてドロップします。PLLはグリッチを拒否し、ラインカード用の安定したクロックを生成しました。これは、平均して、バックプレーンクロックに周波数ロックされていました。
主な理由は、位相をほぼゼロ時間で瞬時に測定できるのに対し、多くのPLLライブラリおよびPLLチップに組み込まれているType II位相検出器のような周波数には少なくとも1クロックサイクルが必要だからだと思います。また、データを使用する場合、信号の周波数を抽出するのは簡単ではない場合があります。また、グリッチの存在によりエラーが発生します。
現実には、排他的ORゲートまたはダイオードまたはトランジスタ乗算器位相ミキサーなどのタイプI位相検出器のサイクルがスキップして正帰還になる場合、正帰還がないため、F検出はより速いキャプチャ時間を提供します。しかし、これらはグリッチの影響を受けにくく、誤った遷移を無視します。
エッジセンシティブ検出器は、位相またはサイクルカウントまたは周波数検出はグリッチの影響を受けず、ノイズの多い入力信号にはあまりマッチしませんが、アナログまたはタイプIの位相検出器が存在するクロック合成の広範囲の入力周波数エラーを伴うPLL周波数スケーリングに非常に役立ちます帯域幅とループのゲインを増やすことなく、広いキャプチャ範囲でより困難になります。
私のお気に入りのPLLは、TVの未使用の垂直ブランキング間隔（VBI）でノイズの多いデータをキャプチャすることでした。データは、フィールドごとに1行のデータに対して単純な4Mb / s NRZでした。またはNTSCの場合は1/120秒。VCXOはノコギリ波信号に変換され、データはノイズが存在する可能性のあるアナログ放送でした。データはISIを除去するためにコサインを上げるためにフィルター処理され、ノコギリ信号の位相をサンプリングし、次のビット遷移まで保持するワンショットパルスを生成するように微分されました。フィールド間で同期を保つのに十分安定していましたが、1％以内で位相エラーを修正できました。80年代初期にTRS-80のVIC-20で実行可能なゲームを周期的にブロードキャストするために使用したため、選択されるすべてのゲームを送信するサーバーのみであった2ウェイモデムのように見えました（当時は小さなファイルでした）
S＆H回路を使用した位相検出器信号は、サンプリングされた信号の複製であるエラー信号を常に生成します...私の場合、シャープなノコギリ波信号です。位相誤差ゼロ。データの端がノコギリの中央に並んでいます。
数学的な観点から、位相検出器は信号の位相を比較しません。通常、位相検出器は、いくつかの近似では2つの信号間の位相差のみに依存する非線形関数（たとえば、sin、のこぎり波、パルスの束）を生成します。ホールシステムの複雑な非線形ダイナミクス（VCO +位相検出器+フィルター）は、VCOの周波数を入力周波数に強制的に同期させるために、フェーズロックループを強制します。PLLのさまざまな変更を使用して、パフォーマンス特性（PLLベースの回路のホールドイン、プルイン、およびロックインの範囲：厳密な数学的定義と古典理論の制限を改善します。）周波数をより速く、より堅牢な方法で同期します。最も一般的な位相検出器の1つは、信号の周波数差を使用してこれらの特性を改善するように設計された位相周波数検出器（PFD）です。アナログPLLモデルの数学的な概要は、位相ロックループで説明されています：非線形モデルと古典理論の限界