1次、2次、3次の位相ロックループの違いは何ですか？

PLLの順序は何を表していますか？注文3と比較して注文1および2のPLLの欠点は何ですか？QPSK復調器などのアプリケーションのPLLタイプを選択するにはどうすればよいですか？

（Sparky256によって）受け入れられた答えは、PLLを単にフィルターと見なし、信号の位相を制御する制御システムであるその実際の目的を完全に無視しているようです。制御システムの順序は、内部状態の数を示します。入力が1つのシステムでは、最初の状態（次数）を超える状態は、制御変数の導関数と同等です。

具体的には、PLLでは、制御変数は通常、信号の位相です。PLLは位相ロックを生成しようとします。したがって、最初の次数は位相変数/状態、2番目の状態は最初の状態の導関数、つまり周波数などです。

単純な周波数シンセサイザの場合、1次PLLで十分ですが、QPSK復調器では、変調器と復調器の間のキャリア周波数オフセットが常に一定の位相遅れを生成するため、1次PLLはおそらく不足します。2次PLL。位相遅れは、IチャネルとQチャネルを修正できないことを意味します（常に「移動」します）。したがって、QPSK復調器には、少なくとも2つの状態（2次以上）のPLLが必要です。

また、ここでのコメントと回答でよく見られる概念とは異なり、次数が高くてもシステムが遅くなることはなく、速くなることもありません。応答時間は、主にその係数の値（またはフィルター設計の専門用語におけるその極と零点の位置）によって、すべてのシステムパラメーターによって決定されます。

私は、4次フィルタまで細かい詳細を説明する素晴らしいドキュメントへのこのリンクを見つけました。

フィルター次数は、位相比較器の出力をフィルター処理するために使用される極の数を参照するだけなので、VCOにスムーズなDCエラー電圧を提供します。

1. 1次フィルターは、実際には単なるVCOのフィルター特性であり、周波数または位相トラッキングの変化に落ち着く（ゼロ位相）ために最小限の時間を必要とします。生の位相コンパレータ出力電圧は、ノイズスパイクのみが除去された状態でVCO（電圧制御発振器）に供給されます。このタイプは、周波数の変化をすばやく追跡し、最新の設定にすばやくロックしますが、新しい周波数にロックするまで出力が不安定になる可能性があります。

2. 2次フィルターには1つのRCステージがあり、パッシブか、より鋭いロールオフのためのオペアンプを使用しています。新しい周波数（ゼロ位相）にロックするのは少し遅いですが、落ち着いて安定している方が不安定ではありません。ほとんどすべてのPLLデザインに推奨されます。

3. 3次フィルターは、オプションのオペアンプとダブルRCネットワークを使用します。それは他のものより遅く落ち着きますが、複雑な変調スキームでさえも安定したままでいることによってFSK / QFSK / QPSKをよりよく許容します。RCネットワークは、所定の範囲のボーレートに合わせて調整する必要があるため、ビットレートの実際の変更にできるだけ迅速に対応します。

4. PLLループは、常に新しいキャリア周波数をすぐに見つけてロックすることができる必要があります。そうしないと、データの損失が発生し、データパケットの再送信が強制されるか、最初にEOF / EOL / EOTコマンドが送信されます。さいわい、高速なMPUは、PLL機能ブロック全体をエミュレートするか、ビルトインすることができるため、アナログフィルターやディスクリートPLL回路を使用することはまれです。QPSKを検索用語として使用すると、サポートICとすぐに使えるモジュールがたくさん見つかります。「特別な」ソフトウェアまたはライセンス契約に注意してください。

FSKおよびQPSKの詳細については。

これらの回答は、理論的な用語と実装の詳細によって難読化されています。QPSKなどの位相変調方式を復調するためにPLLを選択するという最初の問題は、最終的には扱われません。

復調は、PLLの次数に依存しません。

簡単に言えば、注文をカバーしましょう。

1. $x$$x \pm \Delta x$$\Delta x$

2. 2次PLLは、いわゆる積分器を備えているため、位相誤差の問題を排除します。

PLLの順序についての議論の終わり。

PLLを使用したQPSKまたはBPSKの復調は、エラー検出器に依存します。簡単にするために、BPSKについて以下で説明します。

PLLを使用してBPSK信号を復調するには、PLLのエラー検出器を変更して、ループVCOが入力信号に対して0または180度にロックするようにします。したがって、PLL VCOの出力は、入力と同相または180度位相がずれています。ループに関する限り、修正されたエラー検出器のため、エラーはゼロであると見なされます。

入力が位相を切り替えると、ループは何もしないはずです。ループは0度または180度にロックするからです。ただし、ループ内の一部の信号は正から負に変化し、この変化を使用して信号が位相を切り替えたかどうかを検出できます。

同じ概念がQPSKにも適用され、PLLは入力信号の90度、180度、および270度の位相変化を検出しません。

BPSKを復調できるPLLはCostasループと呼ばれます。

私がこのペーパーを書いたのは、ソフトウェアにCostasループを実装する方法です。ここには、ここで詳しく説明したすべての情報が含まれています。

FakeMoustacheは次のように書いています。

用語は異なる場合がありますが、私の理解では、一次設計では、位相差が（増幅を伴う）エラー信号として使用され、VCOを駆動するため、ロックの位相エラーは周波数に依存します。2次設計は位相差を統合してVCO制御電圧を取得するため、固定周波数にロックされると位相誤差はゼロになり、通常、ゆっくり変化する信号に対して追跡される周波数の変化率に依存します。3次の設計では、誤差は2次導関数などに依存します。

私の英語でごめんなさい。私の意見では、ループフィルターの順序は、取得するパフォーマンスによって異なります。一般的に低次はロックが高速ですが、スプリアス減衰に関してパフォーマンスが低下します。さらに、高次ループフィルターを使用すると、位相ノイズの最適な形状も認識できます。通常、アナログPLLの場合、主なスプリアスは、基準信号による不要な信号によって表されます。この信号は、単純なフィルター（2次など）を使用して簡単にクリーンにすることができます。デジタルPLL（たとえば、チャージポンプを備えたPLL）では、不要な信号の周波数が低くなります（例：fref / [2 or 3 ...]）。クリーンな出力スペクトルを得るには、より高次のループフィルター（3°または4°次）を使用する必要があります。同じ場合、ループ帯域幅を減らすことも可能です。この方法は、ロックに必要な時間を増やします。