電気工学

私は12V 2.4Ahの鉛酸バッテリーを持っており、これにウォーターポンプを接続する予定です。さまざまなポンプを見てきましたが、私が最も興味を持っているポンプは2.2Aを消費します。 ポンプは1日に約5〜10分間実行するだけでよいので、ポンプをどれくらいの時間実行できるかについてはあまり興味がありません。だから、私はバッテリーがそのために十分であると仮定しています。バッテリーは太陽電池パネルを介して充電されます。 しかし、私は放電率についてより懸念しています。鉛蓄電池は急速に放電すべきではないことを読んだことがあります。これは、電池の過熱を引き起こす可能性があるためです（そして、損傷を引き起こす可能性があります）。 12V鉛蓄電池の安全な最大放電率を知るにはどうすればよいですか？

11 batteries  discharge  lead-acid 

この質問は今日私の心を越えました。 MSP430の歴史は何ですか？いつ始まったのか、何から生まれたのか、何故それが作られたのか（つまり、どのような目標を達成しようとしていたのか、現在のuCで対処しようとしていた技術的な制限）、なぜ「MSP430」と呼ばれたのか？ インターネット検索は、これだけ明らかに力点あまり言いません、。

11 microcontroller  msp430  history 

初心者の質問ですが、少なくとも私のGoogleスキルでは結果が得られませんでした。一部のコンデンサに5つの端子があるのはなぜですか？このような 彼らは何のために使われますか？

11 capacitor 

データ信号線のノイズを最小限に抑えるために、正しく配線する方法に関するジレンマに直面しています。以下の例では、2層のフレキシブルPCB（非常に薄い）があります。銅層は1OZで、配線は5milです。赤は最上層、青は最下層です。 青いワイヤは1秒に何回もオンまたはオフになるLEDに接続され、最大電流は10mAです。赤は3.3V 30Mhzデータ信号で、プロトコルにエラー修正や保護はなく、単なるデータです。エラーが発生することは間違いありませんが、これで問題ありません。最小限のエラーが必要です。 青いルートが生成するノイズを最小限に抑えるために、データ信号（赤）をルーティングする正しい方法は何でしょうか？以下の例は原則を示しているだけで、実際に「回る」ことはできません。 これはスペースが非常に限られたデザインであるため、LVDSのスペースはありません。私はルートを考えるか、それらを倍増させることができるだけです。 ありがとう。

11 pcb  pcb-design  noise 

以下は、NANDフラッシュメモリがどのように構成されているかについての私の理解です。この設計では、ブロック全体を消去するのではなく、単一のページを消去してプログラムすることができます。私の質問は、NAND実装がより細かいページレベルで消去されないのはなぜですか？直観的には、消去するページを表すワードラインを表示し、フローティングゲートから電子を除去し、他のワードラインはそのままにしておくだけです。この背後にある理由についての説明を歓迎します。

11 flash 

PCBに穴のあるパッドが必要ですが、パッドの上下に異なるネットが必要です。つまり、上下を分離する必要があります。ここに写真 がありますこれはPCBメーカーのために製造することは可能ですか？はいの場合、Altiumでこれをどのように設計しますか？

11 pcb-design  pcb-fabrication  altium  pcb-layers 

12〜20Vの信号を3.3ボルトで動作するマイクロコントローラに接続する次の回路を設計しました。信号は20Vまたは開回路です。 回路の弾力性を可能な限り高めたい。EMIおよびESDを処理できる必要があります。 R1は、電流を制限し、トランジスタにバイアスをかけるためのものです。 C1はローパスフィルターを実装することです。 R2は、トランジスタのベースをプルダウンし、コンデンサC1を放電するために使用されます。20V入力は20Vまたは開回路です。 D1は、ベースの負電圧からトランジスタを保護するために使用されます。 R3は、マイクロコントローラピンをプルアップすることです。 この回路に関するコメントや改善は歓迎します。 副次的な質問：このトランジスタが許容できる最大の正電圧は？データシートには、ピークベース電流が100mAと記載されています。ベースが0.7ボルトに維持されている場合、入力は1000ボルト（10kオーム* 100mA）になります。ただし、入力が1000ボルトの場合、分圧器は電圧を500ボルトのベースにします。データシートによると最大Vcbは60ボルトです。

11 microcontroller  pic  transistors  bjt 

1つのコーナーに2つのトレースがあり、幅が10a未満の負荷しかサポートしていないPCBがあります。20aの負荷のサポートが必要です。実際には、15アンペアの負荷をサポートするだけで十分ですが、健康的な呼吸室を構築しようとしています。 トレースと平行に2本のリード線の間にワイヤをはんだ付けすることはできますか？端子台とリレーは両方とも20アンペアをサポートし、これらは負荷が接触する唯一の部品です。面倒なことは知っていますが、PCBから配線する必要があるほど面倒ではありません。

11 parallel  trace 

電源ソケットから長い距離（約10m）でIPカメラに電力を供給しようとしています。付属の電源アダプターは、定格が5V 2Aで、長さは約1.5mです。 ケーブルを切断し、太いワイヤを使用して延長しました（電圧降下を防ぐため）が、それでも電圧は最後に約4.5Vに低下します。カメラの電源はオンになりますが、カメラでPTZを移動すると、再起動します。 新しいアダプターを購入する以外のソリューションはありますか？また、新しいアダプターを購入した場合、低DC電圧を供給するときのワイヤxメートルにわたる電圧降下の一般的な経験則は何ですか？

11 dc  low-power  cables 

MSP430の多くのサンプルプログラムの最初の行は次のとおりです。 WDTCTL = WDTPW | WDTHOLD; // Stop watchdog timer なぜ彼らはこれを行うのですか？

11 msp430 

ポテンショメータの接続方法は知っていますが、正直なところ、理由はわかりません。私は本当に自分がやっていることを理解したいと思います。 私が読んだものから、入力電圧とグランドを極端な端子に接続し、出力を中央の端子に接続する必要があります。 ここでいくつかの質問： 1）出力でグランドが切り替えられたらどうなりますか？ 2）3つの端末すべてが必要なのはなぜですか？そのうち2つだけを使用することはできませんか？ 編集2014-07-11 9:47 基本的にポテンショメータはこのようなものです。ポテンショメータに関するいくつかの考え： 1）R1とR2の合計抵抗は一定ですが、必要に応じて分割できます。 2）極端な端子のみを使用する場合、通常の抵抗器のように動作します。 3）接地が中間または極端な端子に接続されているかどうかは関係ありません。 概念を誤解した場合は修正してください。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 編集2014-07-11 10:49 基本的に私が質問1と3で考えているのは、アナログ入力の電圧を測定したい場合、次の回路が正しいかどうかです。

11 potentiometer  basic 

±15 Vの電源を入手する必要がありますが、どこで入手できるのでしょうか。30VのDC電源を代わりに入手する必要がありますか？

11 power-supply  dc 

MOSFETを駆動するために、BJTによるトーテムポールを設計しています。私はいくつかのオンライン例で勉強し、それらから理解したことに従って回路を構築しました。しかし、私の心にはまってしまった詳細があります。クロックパルスの遷移時間中にこの回路でシュートスルーが発生しない理由を知りたい（たとえば、）つまり、移行中に2つのBJTが同時にオンにならないのはなぜですか？Vc l k=〜6 VVclk=〜6VV_{clk} \tilde= 6V この回路のシミュレーション – CircuitLabを使用して作成された回路図 シミュレーション結果： （V tpとV gsは重なります。）

11 mosfet-driver  shoot-through  totem-pole 

PCBファブハウスについて、またはPCBファブハウスについて話しているときに、この表現が放り出されているのを聞き続けます。誰かがそれが何を意味するのか教えてくれますか？

11 pcb 

コンビナトリアルパーツにはNANDゲート、シーケンシャルロジックにはDフリップフロップのみを使用してステートマシンを設計する必要があります。すべては1ghz / 53のクロックで実行する必要があります。 さて、「私たちはあなたのために宿題をやらない」と私に暴行する前に、私は仕事の日々を投資した後、私はすべてを廃棄し、より厳格にすべてを再び始めたと言ってみましょう。私は自分でこれをやりたいのですが、プロジェクトの最も単純な部分でランダムな未定義の信号を絶えず受け取り、イライラさせられます。 さて、まず最初に、ステートマシンとそれに対して行った真理値表を次の図に示します。 次はkmapsです。 DフリップフロップD = Q +の場合、組み合わせロジックの配線（単純化したブロックに構築した後）はそれほど難しくないはずです。 しかし、私の最初の問題はQ3 +のテストベンチで発生します。情報を簡素化するために、Q3 +で作成した高速なダイアグラムをここに配置します。 ポストの後半では、VHDLで実際に入力をin1Q3plusからin11Q3plus（11入力）と名付けました。これは最終ブロックではないためです（最終組み合わせロジックブロックは4つのQ3 +、Q2 +、Q1 +、Q0 +信号に）。 そのため、NANDゲートを使用してすべてを作成する必要がありました。つまり、構造的なアプローチをとる必要がありました。すべてのゲートは基本的にNANDゲートに基づいており、複雑になります（ただし、NANDゲートから構造的に記述されるのはAND、OR、NOTゲートのみです）。次に、3つの入力を持つORゲート、3つの入力を持つANDゲート、5つの入力を持つORゲート（論理図の例のように）があり、それぞれ前の2つの入力AND＆ORゲートに基づいています。 Q3plus 1（上記の図）が機能するまでのすべてのテストベンチ。テストの手順は、各入力に対して信号を作成することです。これにより、シミュレーションウィンドウで信号を簡単に見ることができます。たとえば、3入力ANDゲートには次の信号があります。 process begin a1 <= '0' ; wait for 4ns; a1 <= '1' ; wait for 4ns; end process; process begin b1 <= '0' ; wait for 8ns; b1 <= …

11 digital-logic  vhdl  modelsim