タグ付けされた質問 「vga」

VGAのピン配列を見ると、いくつかの接地ピンがあります。 なぜか興味があり、この答えを見つけました。まとめると、余分なグランドピンは、アナログ信号の干渉を防ぐために各ピンが独自のグランドを持つようになっています。 ただし、アナログ信号をサポートするDVI-Iコネクタは次のとおりです。 アナログピンは右側にあります。大きな十字架は接地され、それを囲む4つの小さなピンは赤、緑、青、および水平同期用です。ここで興味深いのは、それぞれが独自のVGAとは異なり、3つのカラーチャネルすべてでグラウンドが共有されていることです。 DVI-IではなくVGAを使用する場合、信号干渉を防ぐために追加のグランドピンが必要なのはなぜですか？これらは同じデータを送信する同じピンであり、物理コネクタが異なるだけです。したがって、接地コネクタの数が異なる理由についてはあまり意味がありません。

27 analog  video  signal-integrity  vga 

VGAコネクタには、多数の「グランド」ピンがあります。これらの3つは、赤の戻り、緑の戻り、青の戻りです。しかし、なぜ各色コンポーネントには独自のグランドピンがあるのでしょうか？

16 vga  pins 

ArduinoでVGAを出力する方法はありますか？

12 arduino  vga 

私は、80x30テキストモードで640x480 VGAディスプレイを駆動するために、ディスクリートコンポーネントを使用してデジタル回路で作業しています。 640x480ディスプレイの場合、ピクセルクロックは25.175MHzで、周期は約40nsです。これほど頻繁に新しいピクセルをディスプレイに提供できるはずなのかわかりません。 私の回路の基本的なアーキテクチャは次のとおりです。 水平ピクセルのバイナリカウンターは、25.175MHzで800までカウントアップします（640可視ピクセル+フロントポーチ、同期、バックポーチの場合は160）。800で、垂直ラインカウンターをインクリメント（および525ラインでリセット） 水平および垂直位置を使用して、現在の文字のX、Y座標を導き出します。 文字のx、y座標を使用して、ビデオメモリにインデックスを付けてASCII文字を取得します。 ASCII文字を使用して文字ROMのインデックスを作成し、文字のビットパターンを取得する パラレルシリアルシフトレジスタを使用して、8ピクセルの文字ラインをピクセルクロック周波数で個々のビットに変換します。 チェーンをたどると、カウンタ-> RAM-> ROM-> Parallel to Serial Shift Register 私が見つけることができる最速のコンポーネントを使用すると、伝搬遅延とアクセス時間は合計で約15ns + 20ns + 70ns + 15ns = 120nsになり、25MHzの40ns周期よりもはるかに大きくなります。 さらに高い解像度とリフレッシュレートでは、100ns（10ns周期）をはるかに超えるピクセルクロックを使用できます。 システム内の他のすべての信号を考慮しなくても、RAM / ROMのアクセス時間が既に十分に長い場合に、10nsごとに新しいピクセルをディスプレイに提供する方法はありますか？

12 digital-logic  signal  frequency  vga  propagation 

できればVGA信号をできるだけ無痛で生成したいと思っています。 でも奇妙な質問があります。VGAでは同期信号に25MHzクロックが必要であることがわかります。 画面を遅く描画することは可能ですか？30Hzで更新するだけですか？どうなりますか？CRTはLCDよりも問題が多いと思います。どちらが低い同期レートで動作しますか？

8 clock  video  vga 

2つの質問。 ザイリンクスのSpartan 6 FPGAで、HDMIの入出力のみを備えています。画面への画像の送信を開始するために使用できる何らかのガイドまたは事前に記述されたコードはありますか？どうやって始めたらいいのかわからないし、リソースを見つけることができませんでした。 2つ目は、VGAを備えたSpartan 3Eに実装されたAtari 2600コードを使用して変更したいためです。プロジェクトのビデオの側面を簡単に調整することもできますか？ ヘルプ、リソース、またはアドバイスをいただければ幸いです。

8 fpga  adapter  vga  hdmi 

私はアルテラDE2ボードを持っており、スプライトを描画しようとしています。画面バッファの実装に問題があります。 25 MHZレートでvgaディスプレイのピクセルを出力するディスプレイエンティティがあります。 SDRAMにバッファを実装したいと思っていました。当初のアイデアは、SDRAMから25 MHZのレートで次のピクセルをロードすることでした。これは機能しますが、この速度でSDRAMにピクセルを書き込むことも、新しいフレームごとに十分な速度で画面をクリアすることもできません。データの書き込みには2クロックかかり、ボードは50 MHZで動作するため、完全な読み取りを実行するのに十分な時間があります。 私はひどく、ひどく間違っていることをしていると思います。このような描画キャンバスは通常、VHDLでどのように実装されていますか？ 私が見つけることができる最も近いことは、2-3-3（RGB）カラースキームを使用して各ピクセルを取得し、「ポーチ」（ブランキング）VGA時間中にキャンバスRAMに書き込むことです。これは、25MHzの各クロックで更新できるのは画面の15％だけであり、どういうわけか私の回路はどの15％が更新されているかを認識する必要があるということですか。 読み取り中にメモリにデータを書き込む方法がわからないため、ダブルバッファリングの使用方法を理解できません。プロトコルのビットバンギングを回避する方法はありますか？この男はどうやってやるの？

8 fpga  vhdl  vga  buffer