タグ付けされた質問 「processor」

ここでマザーボードアーキテクチャを見つけました。 これは、マザーボードの典型的なレイアウトのようです。編集：まあ、どうやらそれはもはや典型的ではありません。 CPUが1つのバスにしか接続しないのはなぜですか？そのフロントサイドバスは大きなボトルネックのようです。2つまたは3つのバスをCPUに直接接続する方が良いと思いませんか？ RAM用に1つ、グラフィックカード用に1つ、ハードドライブ、USBポート、その他すべてへの何らかのブリッジ用に1つのバスを想像します。このように分割した理由は、ハードドライブのデータレートがメモリに比べて遅いためです。 この方法で行うことについて非常に難しいことはありますか？既存の図にはすでに7つ以上のバスがあるため、コストがどのようになるかわかりません。実際、より多くの直通バスを使用することで、バスの合計数を減らし、場合によっては橋の1つを減らすこともできます。 これで何か問題がありますか？どこかに大きな欠点はありますか？私が考えることができる唯一のことは、おそらくCPUとカーネルのより複雑さです。これは、このボトルネックバスアーキテクチャが、物事があまり洗練されておらず、標準化のために設計が同じままであった昔のやり方だと思うようにします。 編集：ウォッチドッグモニターについて言及するのを忘れました。私はいくつかの図でそれを見たことを知っています。おそらく、ボトルネックバスは、ウォッチドッグがすべてを監視しやすくするでしょう。それは何か関係があるのでしょうか？

24 cpu  computer-architecture  computers  bus  processor 

実際にはチップとは関係ありませんが、うまくいけばここからいくつかの指示を得ることができます。 私はコードの塊を手に入れましたが、それがどのプロセッサを対象としているかはわかりません。コードの種類を特定するのに役立つツールはありますか？どの統計手法が役立ちますか？バイト分布？ペア分布など？多分マルコフ連鎖？

19 assembly  processor  architecture 

私がコーディングを始めた頃の霧に戻って、少なくとも私が知っている限りでは、プロセッサーはすべて一定量の電力を使用していました。プロセッサが「アイドル」であるということはありませんでした。 最近では、プロセッサが非常にビジーでない場合に、主にクロックレートを動的に下げることにより、電力使用量を削減するためのあらゆる種類のテクノロジがあります。 私の質問は、低いクロックレートで実行すると消費電力が少なくなるのはなぜですか？ プロセッサの私の心像は、バイナリ1を表す基準電圧（5Vなど）と0を表す0Vです。したがって、さまざまな論理ゲートがこの電圧を切断して、一定の5Vがチップ全体に印加されると考える傾向があります。 「オフ」の場合、一定量の電力が使用されていることを意味します。これらのゲートがオンおよびオフになる速度は、使用される電力とは関係がないようです。 私はこれが絶望的に​​素朴な絵であることは間違いありませんが、私は電気技師ではありません。誰かが周波数スケーリングで実際に何が起こっているのか、それがどのように電力を節約するのかを説明できますか？プロセッサが状態に応じて多かれ少なかれ電力を使用する他の方法はありますか？例えば、より多くのゲートが開いている場合、より多くの電力を使用しますか？ モバイル/低電力プロセッサは、デスクトップのいとことどう違うのですか？それらは単純なもの（トランジスタが少ない？）ですか、それとも他の基本的な設計の違いはありますか？

16 processor  power 

フリースケールのPowerPCマイクロコントローラーを使用しています。データシートのフラッシュメモリモジュールでは、「フラッシュメモリアクセスの待機状態」の数を設定できます。 以下は、私の質問で提起されたデータシートの一部です。これは、PFlashモジュールレジスタのレジスタの説明から取られたものです。 このフィールドは、PFlashの動作周波数とPFlashの実際の読み取りアクセス時間に対応する値に設定する必要があります。より高い動作周波数では、適切なフラッシュ動作のためにこのフィールドにゼロ以外の設定が必要です。 0 MHz、<23 MHz、必要な待機状態= 0 --- 23 MHz、<45 MHz、必要な待機状態= 1 --- 45 MHz、<68 MHz、必要な待機状態= 2 --- 68 MHz、<90 MHz、必要な待機状態= 3 --- （PFlashはPlatform Flashコントローラモジュールです） プロセッサがフラッシュよりも高速であることを理解しています。そのため、待機状態が導入されています。私が理解していないことは、プロセッサがフラッシュよりも速い場合、プロセッサはフラッシュではなくスローダウンする必要があるプロセッサですが、上記の段落は反対を述べています（または私はこれを理解していませんでしたか？） Pflashが高周波数で動作する場合、追加の待機状態を追加して速度を落とす必要があると述べています!! 私の理解の何が問題になっていますか？ ありがとう

10 memory  flash  processor 

例として、最新のコンピューターCPU（Intel、AMDなど）のように、クロック速度を変更できるCPUを考えます。特定のクロック速度で特定の計算を行うと、より遅いクロック速度で同じ計算を行う場合と同じ量の熱が発生しますか？放熱と熱の蓄積は別の問題であることを知っているので、生成された生の熱について話しましょう。

9 thermal  processor 

FPGAとDSPの組み合わせは、通常、ハイエンドパワーエレクトロニクス/超音波/ MRIなどに使用されます。Spartan 3/6などのローエンドFPGAでも、ソフトプロセッサでDSPを完全に置き換えることはできますか？ 追加：1つのFPGAに複数のソフトコアプロセッサを搭載する理由は何ですか？

8 fpga  processor  microblaze  softcore