フラッシュメモリの待機状態とは何ですか？

フリースケールのPowerPCマイクロコントローラーを使用しています。データシートのフラッシュメモリモジュールでは、「フラッシュメモリアクセスの待機状態」の数を設定できます。

以下は、私の質問で提起されたデータシートの一部です。これは、PFlashモジュールレジスタのレジスタの説明から取られたものです。

このフィールドは、PFlashの動作周波数とPFlashの実際の読み取りアクセス時間に対応する値に設定する必要があります。より高い動作周波数では、適切なフラッシュ動作のためにこのフィールドにゼロ以外の設定が必要です。
0 MHz、<23 MHz、必要な待機状態= 0 ---
23 MHz、<45 MHz、必要な待機状態= 1 ---
45 MHz、<68 MHz、必要な待機状態= 2 ---
68 MHz、<90 MHz、必要な待機状態= 3 ---

（PFlashはPlatform Flashコントローラモジュールです）

プロセッサがフラッシュよりも高速であることを理解しています。そのため、待機状態が導入されています。私が理解していないことは、プロセッサがフラッシュよりも速い場合、プロセッサはフラッシュではなくスローダウンする必要があるプロセッサですが、上記の段落は反対を述べています（または私はこれを理解していませんでしたか？） Pflashが高周波数で動作する場合、追加の待機状態を追加して速度を落とす必要があると述べています!!

私の理解の何が問題になっていますか？

ありがとう

stevenvhの答えを増幅するために、入力信号が与えられた場合、どのタイプのロジックも出力信号を生成するのにしばらく時間がかかります。多くの場合、メモリは他のロジックと比較して非常に低速です。多くの場合、出力信号が特定の時間内に有効になることが保証されますが、それだけです。特に、信号がその間隔内で数回変化する可能性があり、その間隔が終了する前に、信号がその最終的な「正しい」値を達成したことを示すものはありません。

典型的なマイクロコントローラまたはマイクロプロセッサがメモリのバイト（またはワード、またはその他の単位）を読み取ると、アドレスが生成され、しばらくしてから、メモリによって出力された値が確認され、それに作用します。コントローラがアドレスを生成してからメモリからの値を確認するまでの間に、メモリからの出力信号がいつ変化するか、または変化するかどうかは関係ありません。一方、メモリからの信号が、コントローラがそれを見るまでに最終値に安定しない場合、コントローラは、見たときに出力されていた値を保持しているとメモリを誤って読み取ります。通常、コントローラーは、何かを実行する準備ができるとすぐにメモリーから値を調べますが、メモリーの値が準備されていないと、機能しない可能性があります。したがって、多くのコントローラには、メモリからのデータを実際に有効にするために、メモリからのデータを処理する準備ができてからもう少し待つオプションがあります。このような遅延を追加すると、速度が遅くなりますが（コントローラーはメモリからのデータをより早く操作できます）、操作の正確さに影響を与えません（速度が遅くなりすぎて、他のタイミングの義務が満たされない場合を除く）。

CPUによって開始されるメモリアクセスサイクルに待機状態が追加されます。したがって、遅いフラッシュを待たなければならないのは、実際にはCPUです。メモリコントローラーは、いくつかのサイクル（0〜3）の間、CPUに「準備ができていません」の信号を送ります。その間、CPUは現在の状態のままです。メモリコントローラーが「データ準備完了」の信号を送ったときのみ、CPUはデータバスから読み取り、その命令を続行します（データをレジスターまたはRAMにラッチします）。

プロセッサはメモリで停止する必要があるかもしれませんが、賢い設計はそうする必要はありません。

あなたが気付いていない主要なテクノロジーは、バースト/ページモードアクセスです。これにより、メモリアクセスの帯域幅をプロセッサ速度に非常に近づけることができます（ただし、フラッシュベースのMCUが200MhZ以上で実行されるのを見たことがないので、フラッシュは依然としてボトルネックです）。

ただし、レイテンシは変わりません。たとえば、私が使用しているSTM32F4 MCUの場合、＃wait状態= floor（clockSpeed / 30MhZ）です。つまり、クロック速度に関係なく、レイテンシは常に33nsです。「お金は帯域幅を買うことができますが、待ち時間は永遠です...」ということわざがあります。

フラッシュの帯域幅がCPUをビジー状態に保つのに十分でなかったとしても、実行が予想される命令を格納してプリフェッチするコードキャッシュを簡単に設計できます。STは、STM32F4 MCU（168 MhZ）についてこれに関するヒントを持っています。

ARTアクセラレータは0待機状態のプログラム実行と同等のパフォーマンスを実現できるため、ARTアクセラレータと128ビットフラッシュメモリのおかげで、ここで指定する待機状態の数はフラッシュメモリからの実行速度に影響しません。

実際、声明はまたバーストモードが必要ではなく、非常に広いメモリインターフェースで十分であることも示唆しています。しかし、考え方は同じです（待ち時間を隠すために並列処理を使用）。チップ上では、配線は無料です。そのため、128ビットメモリは理にかなっています。