動作中のプロセッサがより多くの電力を消費するのはなぜですか？

私がコーディングを始めた頃の霧に戻って、少なくとも私が知っている限りでは、プロセッサーはすべて一定量の電力を使用していました。プロセッサが「アイドル」であるということはありませんでした。

最近では、プロセッサが非常にビジーでない場合に、主にクロックレートを動的に下げることにより、電力使用量を削減するためのあらゆる種類のテクノロジがあります。

私の質問は、低いクロックレートで実行すると消費電力が少なくなるのはなぜですか？

プロセッサの私の心像は、バイナリ1を表す基準電圧（5Vなど）と0を表す0Vです。したがって、さまざまな論理ゲートがこの電圧を切断して、一定の5Vがチップ全体に印加されると考える傾向があります。 「オフ」の場合、一定量の電力が使用されていることを意味します。これらのゲートがオンおよびオフになる速度は、使用される電力とは関係がないようです。

私はこれが絶望的に​​素朴な絵であることは間違いありませんが、私は電気技師ではありません。誰かが周波数スケーリングで実際に何が起こっているのか、それがどのように電力を節約するのかを説明できますか？プロセッサが状態に応じて多かれ少なかれ電力を使用する他の方法はありますか？例えば、より多くのゲートが開いている場合、より多くの電力を使用しますか？

モバイル/低電力プロセッサは、デスクトップのいとことどう違うのですか？それらは単純なもの（トランジスタが少ない？）ですか、それとも他の基本的な設計の違いはありますか？

これらのゲートがオンおよびオフになる速度は、使用される電力とは関係がないようです。

これはあなたが間違っているところです。基本的に、各ゲートは非常に小さな静電容量を持つコンデンサです。電圧を「接続」および「切断」することでオンとオフを切り替えると、信じられないほど小さな電荷がゲートに出入りします。

そして、移動する電荷は電流であり、電力を使用します。毎秒数十億回切り替えられる数十億のゲートからのこれらの小さな電流はすべて、かなりの量になります。

SK-logicのコメントが指摘しているように、ほとんどの電力は定常状態ではなく、フリップフロップの切り替えに実際に費やされています。

動的に削減するために、IIRCで実行できる主なものが2つあります。

1. チップの全領域がクロックされていない場合、潜在的にそれらの領域の電源を完全にオフにすることができます

2. クロックツリー自体は、主にシステムの最も高速なスイッチング部分であるため、システムで最大の電力消費の1つです。そのため、クロックツリー自体の電力を削減することは重要です。

電子回路で消費される電力には2つの要素があります。

• 漏れは、周波数定数にほぼ依存せず、技術と動作電圧に依存します。
• 周波数に依存するスイッチング電力（さまざまな容量、トランジスタ、ワイヤのロードとアンロードによる）

消費電力を削減するために、プロセッサ設計者はいくつかの手法を使用します。

• 負荷に応じて周波数を変更します（これはスイッチング電源にのみ作用します）
• 電力を削減したり、必要でないときに回路の一部の電源を切ることもできます

これらの技術により、負荷に応じて、POVの周波数を下げるか、全速力で「スプリント」を実行してから回路のサブセットをカットすることで、消費電力POVを改善できます。

低いクロックレートで実行しても、固定タスクの実行に必要なエネルギーには影響しません。漏れを考慮し、完全にオフにできる場合は、必要なエネルギーも増加する可能性があります。

クロックレートを低くするとエネルギーを節約できるのは、動作電圧を下げることもできるからです。電圧を下げると、多くの場合、長い間アクティブのままでいる必要があることを補うのに十分な電力が節約されます。