私がコンピュータアーキテクチャの専門家だとは言えませんが、あなたの質問に答えてみましょう。
これは、マザーボードの典型的なレイアウトのようです。
トムが言ったように、これはもはや真実ではありません。最新のCPUのほとんどには、統合されたノースブリッジがあります。サウスブリッジは通常、新しいアーキテクチャによって統合されるか不要になります。Intelのチップセットは、サウスブリッジをPlatform Controller Hubに「置き換え」ます。PlatformController Hubは、DMIバスを介してCPUと直接通信します。
CPUが1つのバスにしか接続しないのはなぜですか?そのフロントサイドバスは大きなボトルネックのようです。2つまたは3つのバスをCPUに直接接続する方が良いと思いませんか
ワイド(64ビット)バスは高価であり、多数のバストランシーバーと多くのI / Oピンが必要です。絶叫する高速バスを必要とするデバイスは、グラフィックカードとRAMだけです。他のすべて(SATA、PCI、USB、シリアルなど)は比較的低速であり、常にアクセスされるわけではありません。したがって、なぜ上記のアーキテクチャでは、すべての「遅い」周辺機器が単一のバスデバイスとしてサウスブリッジを介してひとまとめにされます。そしてサウスブリッジによって管理されます。サウスブリッジは、他の周辺機器とはるかにゆったりとした速度で接続します。
さて、上記でSATA / PCI / USB /シリアルが「遅い」と言った場合、それは主に歴史的なポイントであり、今日では真実ではなくなっていることに言及することが重要です。USB 3.0、Thunderbolt、および多分10Gイーサネット(まもなく)に加えて、Spinnyディスクや高速PCIe周辺機器を介したSSDの採用により、「低速」周辺機器帯域幅が急速に非常に重要になります。過去には、ノースブリッジとサウスブリッジの間のバスはあまりボトルネックではありませんでしたが、今ではそうではありません。そのため、はい、アーキテクチャはCPUに直接接続されたより多くのバスに向かっています。
この方法で行うことについて非常に難しいことはありますか?既存の図にはすでに7つ以上のバスがあるため、コストがどのようになるかわかりません。
プロセッサが管理するバスが増え、バスを処理するプロセッサシリコンが増えます。それは高価です。上の図では、すべてのバスが同じというわけではありません。FSBは速く叫びますが、LPCは速くありません。高速バスには高速シリコンが必要ですが、低速バスには必要ありません。したがって、低速バスをCPUから別のチップに移動できれば、作業が楽になります。
ただし、前述のように、特にSoC /高集積アーキテクチャでは、高帯域幅デバイスの人気が高まるにつれて、ますます多くのバスがプロセッサに直接接続されます。CPUダイにますます多くのコントローラーを配置することで、非常に高い帯域幅を実現しやすくなります。
編集:ウォッチドッグモニターについて言及するのを忘れました。私はいくつかの図でそれを見たことを知っています。おそらく、ボトルネックバスは、ウォッチドッグがすべてを監視しやすくするでしょう。それは何か関係があるのでしょうか?
いいえ、それはウォッチドッグが実際に行うことではありません。ウォッチドッグとは、さまざまなものがロックされた場合、またはそれらがロックされた場合に単に再起動することです。バス上を移動するすべてを実際に見るわけではありません(それよりもはるかに洗練されていません!)。