タグ付けされた質問 「fpga」

FPGAを間違ってプログラミングすることで、実際にFPGAを壊すことはできますか？ 私は本当にソフトウェアの男です。ソフトウェアが間違っていると、あらゆる種類の重要なデータが破壊され、マシン全体がクラッシュする可能性もあります。しかし、コンピュータをプログラミングするだけで物理的に損傷することは本当に困難です。 （Halt-And-Catch-Fire命令、またはマザーボードをブリックするためにシステムファームウェアを再フラッシュできること、またはグラフィックカードに誤った値をプログラミングしてモニターを揚げることができることは無限にあります。しかし、これらはすべてまさにそれのようです：うわさ。そして、時代遅れのハードウェアについて。悪いプログラミングで現代のコンピューター機器を壊すのは本当に、本当に難しいようだ。） FPGAを使用すると、個々の回路を（少なくとも名目上）一緒に配線できます。ミスの場合に物理的な損傷が発生する可能性があることは完全に妥当なようです。 たとえば、2つの出力を結合するように要求するVHDLを作成できます。それらが異なる論理レベルを出力する場合、私はそれがおそらく何かを揚げるだろうと思います。（あなたの合成ツールがこれをしないようにあなたに叫ぶことを願っています...しかし、そのようなツールが実際にそのレベルのエラーチェックを実装しているかどうかはわかりません。） また、合成ツールで誤ってFPGAの間違ったモデルを選択する可能性が非常に高いため、完全に異なるモデルを対象としたビットストリームでチップをプログラムしようとしています。私はそれが何をするのか分かりませんが、それは「悪い」だろうと思います。 さらに言えば、FPGAチップを回路の残りの部分に確実に誤って接続する可能性があります。たとえば、ピン番号を台無しにすると、FPGA自体が駆動しようとしているI / Oピンをボードが駆動しようとすることになります。I / Oピンには通常、このような間違いに対する「保護」がありますか？それとも、チップはちょうど揚げますか？

26 fpga 

私はこの投稿を読みましたが、私の質問全体には答えていません。 マイクロコントローラは、メモリ、レジスタを備え、LOAD、STORE、ADDなどの一連の命令を処理できるものと考えています。その役割を実行するための論理ゲートなどが含まれていますが、その主なタスクはビットのユニバーサルプロセッサになることです。Microntrollerは、命令を保存および処理する機能を作成する相互接続されたASICデザインのシステムと考えています。 ASICデバイスは、論理的および電気的コンポーネントを使用して1つのタスクを実行するために特別に構築された回路であり、他のタスクも追加のハードウェアも含まれていないと考えています。 FPGAデバイスは、特定の真理値表を実装するために使用されるASICデバイス（低レベルデバイス）+残りの未使用のものと考えています。 その名前にもかかわらず、FGPAは新しい「異なるタスク」を実行するために再配線する必要があるため、非常に「アプリケーション固有」と感じます。これにより、ASICとの混乱が生じます。ただし、FPGAを再配線する場合は、必要なすべてのハードウェアが存在する必要があります。また、FPGAはプログラム可能であることを目的としていますが、それはマイクロコントローラーの目的ではありませんか？ 私が参照した上記の投稿では、私がよく知っているHDLについても言及しています。HDLをASICとFPGAの両方に使用したり、プロキシによってマイクロコントローラー全体を設計することはできませんか？

25 microcontroller  fpga  asic 

hackadayのようなサイトでhdmiプロジェクトを見ると、それらのほぼすべてがFPGAに関係していることがわかります。FPGAを使用していないHDMI出力のDIYプロジェクトを見たことはないと思います。 しかし、なぜ？私が知る限り、FPGAは高価で、約70〜100ドルです。それを35ドルのRaspberry Piと比較すると、もっと複雑なことができ、HDMIを出力できます。ARMが使用されないのはなぜですか？それとももっと安いマイクロコントローラーですか？ 古いゲームシステムでビデオをアップグレードする場合、ロジックは安価なマイクロコントローラーで処理できるほど複雑ではありませんが、HDMIはFPGAのみが取り組むことの不可能なハードルであると考えています。

24 fpga  hdmi 

私はさまざまなソースを経験しました...しかし、私はそれが何であるかについてはよくわかりません。私はandゲートが必要であり、論理的には2つの入力が1つのゲートに供給され、Y = AB 'の場合は論理的にはゲートではなく1つに供給されますそして1つとゲート。ただし、ANDとY = AB 'の両方で同じLUTです。必要に応じてLUTに値を保存すると思います。誰かがこれについて詳しく説明します

24 fpga 

RTLとHDLの主な違いは何ですか？正直に言って、私はそれを検索/グーグルで検索しましたが、人々は意見が分かれています。HDLはデジタル回路を記述するために使用されるコンピューター言語であり、合成可能な場合はRTLと見なされると言ったことを覚えています。

24 fpga  hdl  rtl 

私は教養学部で唯一のコンピューターアーキテクチャコースを教えています。このコースは、コンピューターサイエンスのメジャーおよびマイナーに必要です。コンピューターエンジニアリング、電気工学、その他のハードウェアコースなどはありません。このコースでの主な目標は、学生がコンピューターの動作をゲートレベルまで理解することです。これは、ハードウェアラボと教科書だけでなく（Computer Organization and Designヘネシーとパターソン）。私の2番目の目標は、コンピューターアーキテクチャについて生徒を興奮させ、コンピューターサイエンスについての興奮を高めることです。それらを業界向けに直接準備することは目標ではありませんが、より多くのコンピューターアーキテクチャを研究するよう動機づけることは目標です。一般的に、学生は何かを構築したり、大学レベルのラボコースを受講した経験はありません。通常、学期ごとに10〜15人の学生がコースを受講します。 私は1998年から1980年代後半にMITでコンピューターアーキテクチャとデジタルエレクトロニクスを教えていたのと同様の方法でコースを教えてきました。電源付きブレッドボードでDIP TTLチップを使用します。最初のハードウェアラボの課題では、学生は全加算器を作成します。学期の中頃に、彼らは8ビットの命令セットを備えたシンプルなコンピューターの構築を開始します。配線を減らすために、いくつかの電子機器を備えたPCB（2つのDフリップフロップ、8ビットALUとして機能するように配線された2つの4ビットLS 181 ALU、およびトライステートバッファー）を提供します。これらの最初のラボでは、2つの命令形式の（非常に単純な）制御信号を取得して回路を構築し、スイッチの命令を入力してライトから結果を読み取ります。2番目のラボでは、プログラムカウンター（2 LS163）とEPROM（これは最初の質問は、イントロアーキテクチャを教える方法に切り替える前のことでした）。最終ラボでは、条件分岐命令を追加します。生徒は配線とデバッグにかなりの時間を費やしますが、そこから多くの学習が行われ、生徒は本当の達成感を持って出発します。 しかし、このフォーラムの人々は、FPGAに切り替えるべきだと言ってきました。私はソフトウェアエンジニアであり、コンピューターエンジニアではなく、しばらく学校を休んでいますが、学習することができます。既存のデジタルトレーナーを交換するためのお金（おそらく数千ドル）を得ることができません。単一のロジックアナライザーがあります。 私の目標と制約を考慮して、EEは、FPGAに基づくアプローチへの現在のアプローチに固執することを推奨しますか？後者の場合、自分自身を教育するための資料へのポインタを教えてください。 要求に応じて、ここにシラバスとラボの課題へのリンクがあります。 追加：はい、デジタルロジックコースでもあります。大学に着いたとき、学生はコンピュータアーキテクチャとデジタルロジックのそれぞれ1学期を履修する必要があり、それらを1つの学期に結合しました。もちろん、それは未来についてではなく、過去についての声明です。

24 digital-logic  fpga  ttl  computer-architecture 

私が理解しているように、FPGAは柔軟な「デジタル」回路であり、デジタル回路を設計、構築、再構築できます。 素朴に聞こえるか、愚かに聞こえるかもしれませんが、アンプ、A / D、D / A、トランシーバーなどのアナログコンポーネントを設計者が利用できるようにするFPGAやその他の「柔軟な」テクノロジーがあるのではないかと思っていましたか？

23 fpga  analog  programmable-logic 

不良なVHDLコードがFPGAの損傷につながる可能性があることをどこかで読みました。 VHDLコードでFPGAを損傷することさえ可能ですか？どのような条件がこれを引き起こし、最悪のシナリオは何ですか？

22 fpga  vhdl 

SRAMベースのFPGAは、電源オフ後にビットストリームを再度ロードする必要があります。一方、不揮発性ベースのものはそれを必要としません。 SRAM FPGAでNVMベースのものよりも多くの実験やセキュリティ研究が行われているのはなぜかと思いますが、揮発性テクノロジーはセキュリティ制限（セキュアブートの確保に関して）に関係なく使用されているようです。 （PS：私は統計がありません、それは個人的な観察です）

20 fpga  embedded  sram  non-volatile-memory  security 

FPGAを使用してアルゴリズムを高速化する方法がわかりません。現在、4つの計算を並行して実行できるように、クアッドコアラップトップで時間のかかるリアルタイムアルゴリズムを実行しています。 FPGAのパフォーマンスがさらに向上する可能性があることに最近気付きました。私はそれがどのように機能するか理解していません。FPGAがアルゴリズムを高速化する方法と、ザイリンクスまたはアルテラのFPGAソリューションに切り替えるか、クアッドコアラップトップで計算を実行する必要があるかを説明してください。 追加の詳細：アルゴリズムは、ウェーブレットパケット変換を介して入力された入力を使用して20の人工ニューラルネットワークを実行します すばらしい回答をありがとうございました。

20 fpga  algorithm  core  quartus  laptop 

質問： ラッチを使用するのは、両方をサポートするFPGAでフリップフロップよりも優れていますか？ バックグラウンド： FPGAではレベルセンシティブなトランスペアレントラッチを避け、エッジセンシティブなフリップフロップのみを使用することがよく知られています。ほとんどのFPGAアーキテクチャは、ラッチとフリップフロップの両方をネイティブにサポートしています。 FPGAベンダーからの一般的なアドバイスは、ラッチに注意すること、またはラッチを使用しないことなどです。このアドバイスには非常に正当な理由があり、その詳細はすべてよく知られています。ただし、ほとんどのアドバイスでは、「ラッチが必要なことがわかっている場合を除き、ラッチを使用しないでください」と表現されています。 私は経験豊富なFPGA設計者であり、ラッチが必要だと知っていると思うたびに、フリップフロップでそれを行うより良い方法があることにすぐに気付きました。ラッチを使用することが明確に優れている場合の例を聞くことに興味があります。 重要な注意点： ラッチ対フリップフロップはしばしば人々を怒らせます。私は質問に対する答えにのみ興味があります。ラッチとフリップフロップの違いを説明する応答、ラッチを使用しない理由の説明、フリップフロップがラッチより優れている理由の詳細、FPGA以外のターゲットでラッチが優れている方法などについての説明は、まったく話題になりません。

20 fpga  flipflop 

私は最近、自己学習型の論理設計の長い旅に出ました。この最終製品は、シミュレータで設計されたとおりに動作する機能的な16ビットCPUです。FPGAを使用してシリコンに組み込む可能性について検討し始めたばかりです。入出力の分野（現実の世界はシミュレーション環境とは異なる）で多くの調整を行う必要があることを知っており、ネットリストまたはHDLコードをエクスポートしないプログラムで設計を完全に行ったことを発見しました。私が本当に持っているのは回路図だけです。 しかし、デザインのネットリストまたはHDLコードがどこかにあると仮定して、それをシリコンに取り込む次のステップは何ですか？これまで読んだことから、FPGAが私のソリューションであるように見えますが、ザイリンクスとアルテラのWebサイトを見ると頭が回転します。私は間違った木をbarえていますか？基本的に、次のステップはCPUの機能回路図を持っている人にとって何であるかについてのわかりやすい英語の説明を探しています。どの方向に進むべきかがわかれば、本を解読し、そこに到達する方法について知る必要があるすべてを理解することができます。また、私はMac OS Xを使用していますが、どうしても必要な場合にプラグインできるWindowのXPボックスがあります。

20 fpga  cpu 

ARM9などのマイクロプロセッサとのFPGAインターフェースの研究を行っています。 私の研究では、ソフトコアとハードコアプロセッサの概念に出くわしました。これら2つのタイプの比較を教えてください。実装の類似点または相違点

19 fpga  arm 

現在、ザイリンクスISEおよびISIMを使用してVHDLで単純なCPUを設計しています。設計部分は非常に順調に進んでいますが、一貫性のある方法で検証を行う方法がわかりません。 現在、VHDLテストベンチを更新しており、特定の瞬間に作業中の機能をテストするために更新しています。これは非常にアドホックであり、リグレッションをキャッチするのに役立ちません。また、仕様/命令セットへの準拠を検証するために使用することはできません。 大規模なテストスイートの開発を検討しましたが、問題は、CPUとしての汎用パーツの潜在的な状態が、一般的でないコンポーネントと比較して非常に大きいことです。 より制御された方法で設計とテストを実行できる方法を探しています。ある種の「ハードウェアTDD」。そのようなものは存在しますか？CPUなどの汎用部品に比較的簡単に適用できますか？

18 fpga  vhdl  cpu  test 

タイトルは私の質問をかなり要約しています：VHDL / FPGAを使い始めるためのネイティブMac OS X環境はありますか？

18 fpga  vhdl  mac