タグ付けされた質問 「high-speed」

RGBアナログデータをデジタルに変換するADC ICとビデオ形式コンバーターをインターフェイスする必要があります。このADCとコンバータ間の接続は、約170MHzでクロックする20ビットのデータバスです。PCB領域の制約があるため、このデータバスのトレース長を完全に一致させることはできません。送信先での信号取得に影響を与えないように、周波数に応じてトレース長の許容誤差が一致していると聞きました。 私の質問は、高速PCB設計でトレース長の許容誤差を計算する方法ですか？（差動ペアルーティングおよび高速データバスルーティング）

9 pcb  pcb-design  high-frequency  high-speed 

USB3.0（+ 5gbps）用のFFC / FPCケーブルを供給しようとしています。これは私に信号伝達の問題をもたらしました。私はこのトピックの初心者です。反射を最小限に抑えるには、PCBのインピーダンスをコネクタ/ケーブルと一致させる必要があることを知っています。 ワイヤーを介して送信できる信号の速度を確認する方法を知りたいと思っていました。具体的には、どのようなケーブルパラメータが伝送速度に影響を与えますか？どんな助けでもありがたいです。

8 signal-integrity  high-speed  ffc  fpc 

平衡T構成の533Mhzクロック速度でDDR3レイアウトに取り組んでいます。現在、同じ数のビア（限られた数のラインで+1）を使用してアドレス/ Ctrlラインをルーティングできません。すべてのラインは、20 mil以内で同じ長さにルーティングされています。 これらのラインの有効長のcm差全体に対応する68ピコ秒としてビア遅延を計算しました。ボードの伝播速度は、外部/内部cmあたりそれぞれ54psおよび69psと計算されました。533Mhzでは、信号は半サイクルで13.6 cm〜17 cm（内部/外部レイヤーに依存）で伝播し、これはこれらのラインの約6〜7％のスキューに相当します。 DQSに依存してレベリングキャリブレーションを書き込んで有効長のこの差を吸収できますか、それとも追加のビアでラインから1 cm削りますか？

8 high-speed  via  ddr3