タグ付けされた質問 「sram」

最近MSP430 Launchpadを入手してから、さまざまなマイクロコントローラープロジェクトで遊んでいます。残念ながら、MSP430G2553のRAMは512バイトしかないため、複雑なことを行うには外部ストレージが必要です。 SPIとI2C SRAMおよびEEPROMチップを見て、FRAMを発見しました。 それは完璧に見えます。大きいサイズ（上記にリンクされているものは2Mbパーツ）、低電力、バイトアドレス指定およびプログラム可能、不揮発性、摩耗の問題なし、明示的に何も消去する必要がなく、実際にシリアルSRAMよりも安価です（マイクロチップのパーツと比較して）。 実際、それは完璧すぎるように見え、それが私を疑わしくさせます。このようなものがシリアルSRAMやフラッシュEEPROMよりもはるかに優れている場合、なぜそれはどこにもないのですか？SRAMを使い続けるべきですか、それともFRAMは実験に適した選択肢ですか？

31 microcontroller  spi  msp430  sram  non-volatile-memory 

SRAMベースのFPGAは、電源オフ後にビットストリームを再度ロードする必要があります。一方、不揮発性ベースのものはそれを必要としません。 SRAM FPGAでNVMベースのものよりも多くの実験やセキュリティ研究が行われているのはなぜかと思いますが、揮発性テクノロジーはセキュリティ制限（セキュアブートの確保に関して）に関係なく使用されているようです。 （PS：私は統計がありません、それは個人的な観察です）

20 fpga  embedded  sram  non-volatile-memory  security 

私はついにZ80メモリボードを完成させましたが、カウンターが正常にインクリメントするのではなく、制御不能になったため、正しく動作していなかったこと（いくつかのLEDに接続されたアドレスラインを使用した単純なNOPテスト）に失望しました。しかし、私はあきらめる人ではなく、短絡およびすべての適切な接続を明らかにするための約30分間の連続テストの後、すべての0が保存された状態でSRAMチップの電源が入っているかどうかを最終的に確認することを考えました。SRAM（私の特定のチップではない不揮発性でない限り）が電力を失うとその内容をすべて失うことをよく知っていますが、それが回復すると0で満たされる（つまり「空」）といつも思っていました。パワー。私が使用しているSRAMは、電源がリセットされるたびに1と0でランダムに満たされているようです。データを一切覚えていません。しかし、空の読み込みではありません。これは、SRAMがどのように機能するべきかを知りたいのですが、電源投入時にすべての0をRAMにロードするために、ROMに小さなプログラムを書き込むだけでよいので、実際には問題ではありません。ありがとう！ 編集：ROMを使用してSRAMに0をロードした後、システムが正常に動作したことを言及するのを忘れていたので、これは実際に問題でした。

19 digital-logic  memory  reset  sram  z80 

pic32チップを128kB SRAMにルーティングしようとしていますチップと17本のアドレスラインと8本のデータラインすべてを接続するのに少し苦労しました。最初の16個のアドレスピンをポートBのピン0〜15に、データピンをポートDの0〜7に接続しようとしています。しばらく考えてみたところ、rb0をa0に、rb1をa1に合わせようとすると、自分の人生をより困難にしていることに気づきました。本当にできることは、16ビット値をportBに書き込むことだけです。そして、アドレスの大部分がロードされ、準備されています。配線のしやすさに基づいてピン割り当てを行うと、論理アドレスはmcuとramで異なりますが、少なくとも一貫している必要があります。他にRAMと通信する必要がないので、mcuがアドレス0x101を要求し、RAMがアドレス0x110を与える場合、それは問題にならないと思います。 でも、いいアイデアかなぁ。順次読み取りをより効率的にするために設計されたRAMの内部に何らかの構造がある場合、またはそのようなものであれば、それらを1：1でルーティングする問題に行きたいと思うかもしれません。両方のチップのピン配置はいくぶんランダムであるので、特定の数字を無視できれば私にはずっと楽になります。私がそれをしなければならない、またはすべきでない理由はありますか？

11 pic  routing  sram 

まだ学習していますが、この質問は私を悩ませています。私はついに、フリップフロップがどのように機能するか、そしてそれがシフトレジスタなどを維持するためにどのように使用されるかをある程度理解しました。 Wikiページから：「SRAMの各ビットは4つのトランジスタに保存されます」 なぜ四つ？SRAMは一連のラッチ（またはフリップフロップ）が正しいですか？......フリップフロップには2つのトランジスタしかありませんか？混乱しない限り、私はどちらの可能性がありますか？ もちろん、フリップフロップの回路図を見ました（NANDゲートなどを使用）。しかし、NANDゲートの作成には複数のトランジスタが必要ですが、トランジスタを2つだけ使用したサンプルのフリップフロップ（LEDを使用）を見たことがありますか？ 少し混乱していることがわかるように。SRAMは、ビットを格納するために4つのトランジスタが必要だと言っています......まだ見たことがある2つのトランジスタは、状態（私は少し考えることができると思います）とNANDゲートフリップフロップ（確かに1より多くかかる）を格納しますNANDゲートを作るトランジスタ？ しかし、通常のバイポーラ接合トランジスタについて考えると、さらに読むと、「ほとんどの」SRAMはFETを使用しているように見えます。

8 transistors  sram