SRAMとフリップフロップ


8

まだ学習していますが、この質問は私を悩ませています。私はついに、フリップフロップがどのように機能するか、そしてそれがシフトレジスタなどを維持するためにどのように使用されるかをある程度理解しました。

Wikiページから:「SRAMの各ビットは4つのトランジスタに保存されます」

なぜ四つ?SRAMは一連のラッチ(またはフリップフロップ)が正しいですか?......フリップフロップには2つのトランジスタしかありませんか?混乱しない限り、私はどちらの可能性がありますか?

もちろん、フリップフロップの回路図を見ました(NANDゲートなどを使用)。しかし、NANDゲートの作成には複数のトランジスタが必要ですが、トランジスタを2つだけ使用したサンプルのフリップフロップ(LEDを使用)を見たことがありますか?

少し混乱していることがわかるように。SRAMは、ビットを格納するために4つのトランジスタが必要だと言っています......まだ見たことがある2つのトランジスタは、状態(私は少し考えることができると思います)とNANDゲートフリップフロップ(確かに1より多くかかる)を格納しますNANDゲートを作るトランジスタ?

しかし、通常のバイポーラ接合トランジスタについて考えると、さらに読むと、「ほとんどの」SRAMはFETを使用しているように見えます。

回答:


11

トランジスタとゲートを離しておく必要があります。

4つのトランジスタは、少しのデータを保存するのに悪くありません。いくつかのゲートを使用する場合は、少なくとも8つ必要です(2入力NANDゲートは4つのトランジスタで構成されます)。SRAMセルは基本的に、2つのインバータが背中合わせに接続されているため、1つはレベルを維持します。他は生きています。1つのインバータは2つのトランジスタで構成されているため、合計で4つになります。

ここに画像の説明を入力してください

実際には、ビットを格納するためにさらに少ないハードウェアを使用することが可能であり、それがDRAMが行うことです。それは、ビットをコンデンサに電圧レベルとして格納します。これは、SRAMよりも平方ミリメートルのDRAMで多くのデータを取得できることを意味します。残念ながら、コンデンサの電圧が漏れてしまうため、DRAMは継続的にリフレッシュする必要があります。


実際に表示したセルは6トランジスタです。ワードラインのセルも数えるからです。4トランジスタセルはプルアップ抵抗を使用します。
クラバッキオ

わかりました、わかりました...しかし、どうして、たった2つのトランジスタのLEDの形で「ビット」を保存しているチュートリアルなどを見たことがありますか?それとも本当に同じではないのですか?または4つのトランジスタで2ビットを保存できますか?....それが理にかなっている場合

@clabacchio-正解ですが、ICでは抵抗はMOSFETとして実装されます。しかし、実際には負荷のゲート接続に違いがあります。
stevenvh 2012

確かに、実際には、抵抗トランジスタセルはVLSIで広く使用されていないと思います。
クラバッキオ

5

1ビットのメモリセルを作成するにはさまざまな方法があります。ただし、アクティブロジックを使用して実装されたものは、すべて正帰還のアンプです。あなたが述べたように、これは2つのトランジスタといくつかの抵抗で行うことができます:

これを注意深く見ると、Q1がオンまたはQ2がオンの2つの安定した状態になっていることがわかります。ただし、これには重大な欠点もあります。これは、電流が継続的に流れることです。抵抗はかなり高くすることができますが、現代のスタティックRAMチップにはまだ多くのビットがあり、各ビットの電流が加算されます。

基本的なCMOSインバーターは、どちらの状態でも確実に電流を引き込みません(小さなリークを除く)。これは単純な2 FET回路です。PFETはHighに、NFETはLowにプルできます。ゲートが結合され、ゲートが完全にハイまたは完全にローのときに2つのFETのうち1つだけがオンになるようにしきい値が設定されます。ただし、インバーターは正のゲインを提供しません。これは、2つのインバータを背中合わせに使用することで解決できます。連続した2つのインバーターは正のゲインを作ります。2つのインバータがループで接続されている場合、2つの安定状態があります。1つは高く、もう1つは低くなりますが、回路は高低状態と低高状態の両方で安定しています。前述のように、CMOSインバーターは2つのFETなので、このメモリセルは4つのFETであり、スイッチングしないときに電流を消費しないという大きな利点があります。スティーブンが言ったように、ビットあたり4つのCMOS FETは、それほど悪くはありません。すべてがトレードオフです。


私は理解していると思いますが、CMOSインバーターが電流を引き込まないという意味が少し混乱していますか?インバータは電流を流さずにどのように状態を維持できますか?または、他のインバータからのフィードバックに依存してその状態を維持していますか? ?)

@Sauron:CMOSインバータは、電源とグラウンドの間にスタックされた2つのトランジスタです。一度に1つだけがオンになるため、スイッチングしない場合、電流は流れません。ただし、トランジスタの1つがオンになっているため、出力電圧は保持されます。これは、MOSFETが電流ではなく電圧によって制御されるため機能します。
Olin Lathrop、

1
@サウロン:オリンは通常の思考プロセスについて説明しています。ただし、実際には非常に小さな漏れ電流があります。ディープサブミクロン回路などの凝った処理を行ったり、低しきい値のトランジスタを使用したりしない限り、このリークは通常非常に小さいため、ほとんどの計算でゼロと見なすことができます。ただし、これによりSRAMを不揮発性ストレージとして使用できなくなります。それにもかかわらず、電力を供給し続ける限り、現在の使用量は事実上ゼロです。
Kevin Cathcart

4

CMOS ANDゲートには、2入力ゲート用に4つのトランジスタ(最小)が必要です。 ここに画像の説明を入力してください

抵抗-トランジスタロジックで2に下げることができます。

ここに画像の説明を入力してください

レジスターには多くのトポロジーがありますが、最も単純なものは、少なくとも2つのインバーターを備えたリング、つまり4つのトランジスターと書き込みバッファーを必要とするため、約8つのトランジスターが必要です。

SRAMには、最小の最も単純な設計で4つのトランジスタが必要です(抵抗-トランジスタですが、抵抗はMOSテクノロジのトランジスタよりもはるかに大きい)、完全なMOSセルでは6つ。ただし、値を保存するためにコンデンサを使用して、1トランジスタDRAMを使用できます。しかし、これも動的ロジックであり、可能な限り最高の統合です。


3

トランジスタ、抵抗器、コンデンサを使用する回路は、トランジスタのみを使用する回路よりもはるかに少ないトランジスタで十分です。ディスクリートコンポーネントの時代に戻ると、トランジスタを抵抗に置き換えるとコストを節約できます。ただし、抵抗器は恐ろしく非効率的であり、集積回路の実装では、実際にはトランジスタよりも大幅にコストがかかります。それらを使用する多くのアプリケーションは、コストの点ではそれほど悪くはありませんでしたが、エネルギーの点では恐ろしく非効率的な現在のソースを置き換えることができます。

電力を大幅に消費せずに少しの情報を保存する場合、最もコンパクトな方法は2つのインバーターを使用することです。これには、データを保持するために最低4つのトランジスタが必要です。情報を保持することは通常、そもそも情報を提供する手段がある場合にのみ有用であるため、SRAMセルは4つのトランジスタのセルにロジックを追加してアクセスを許可します。バスの競合なしに「きれいに」切り替えるには、4つの追加トランジスタが必要になります。実際には、2つで許容できるパフォーマンスを生み出すことは一般に可能です。

弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.