このRAMのピン順序は重要ですか？

pic32チップを128kB SRAMにルーティングしようとしていますチップと17本のアドレスラインと8本のデータラインすべてを接続するのに少し苦労しました。最初の16個のアドレスピンをポートBのピン0〜15に、データピンをポートDの0〜7に接続しようとしています。しばらく考えてみたところ、rb0をa0に、rb1をa1に合わせようとすると、自分の人生をより困難にしていることに気づきました。本当にできることは、16ビット値をportBに書き込むことだけです。そして、アドレスの大部分がロードされ、準備されています。配線のしやすさに基づいてピン割り当てを行うと、論理アドレスはmcuとramで異なりますが、少なくとも一貫している必要があります。他にRAMと通信する必要がないので、mcuがアドレス0x101を要求し、RAMがアドレス0x110を与える場合、それは問題にならないと思います。

でも、いいアイデアかなぁ。順次読み取りをより効率的にするために設計されたRAMの内部に何らかの構造がある場合、またはそのようなものであれば、それらを1：1でルーティングする問題に行きたいと思うかもしれません。両方のチップのピン配置はいくぶんランダムであるので、特定の数字を無視できれば私にはずっと楽になります。私がそれをしなければならない、またはすべきでない理由はありますか？

この場合、データビットを交換したり、アドレスビットを交換したりすることは完全に許容できるようです。あなたの質問であなたが暗示するように、これは普遍的なケースではありません。

この場合、デバイスはスタティックRAMです。AS6C1008データシートをすばやくフリックしても、あらゆる種類の高速アクセスや、アドレスに関連するタイミング依存性を実行する機能は示されませんでした。

一般：

一部のダイナミックメモリでは、アドレスの高い部分をラッチし、次に低いアドレスビットをシーケンス処理することにより、データをバーストできます。これは、公開された論理的な行と列の構造、または外部からは明らかに見えない難解な内部メカニズムに対応する可能性があります。このような場合、ストレージ障害を回避するために、データシートの内容を守る必要があります。

初期の動的メモリの中には、アドレスシーケンスとアクセスタイミングに依存してメモリセルをリフレッシュするものがあります。今日、これらの多くに会うことはほとんどありません。

一部のメモリ（フラッシュ、eerom、その他）には、アクセス（読み取りまたは書き込み）または通常は書き込みのみの場合があり、メモリロケーションごとまたはメモリセルのサブセットごとのライフタイムがあるアクセス数に依存します。 。後者の場合、住所行をスクランブルすると、ウェアレベリングアルゴリズムに干渉する可能性があります。これはかなり専門的なデバイスの潜在的な問題になるだけであり、データシートは要件を合理的に明確にする傾向があります

いいえ、順序は関係ありません。データ行と同様に、アドレス行は任意の順序にすることができます。