タグ付けされた質問 「ringing」

DC-DCブーストコンバーター用に最初のPCBを設計したのは、非常にノイズの多い出力が生成されることを確認するためだけです。設計はMIC2253に基づいています。 概略図は次のとおりです。 私の回路では、入力電圧（Vin）と出力電圧（Vout）のさまざまな組み合わせが可能です。私がデバッグしているケースは、Vin = 3.6VおよびVout = 7.2Vです。負荷は120オームの抵抗器でした。デューティサイクルD = 0.5（50％）を計算しました。これは、データシートで指定されている最小10％および最大90％のデューティサイクル制限内にあるようです。他のコンポーネント、つまり、キャップ、インダクタ、抵抗は、データシートがそのアプリケーション例で提案しているものと同じか類似しています。 このデザインは出力に正しいRMSステップアップ電圧を与えるように見えますが、オシロスコープで信号を見ると、インダクタのスイッチングによって開始されたと思われる減衰正弦波電圧振動が周期的に現れるのがわかります。ボード上のほぼすべてのグランドポイントで同じ振動が見られます。出力の振動は大きく、3 Vピークツーピークです。少し調べてみると、私の問題はコンバータの選択に特有のものではなく、PCBレイアウトの問題にあるようです（以下のリンクを参照）。許容できる結果を得るためにレイアウトを修正する方法がわかりません。 これらのドキュメントは、問題のデバッグに役立ちます。 http://www.physics.ox.ac.uk/lcfi/Electronics/EDN_Ground_bounce.pdf http://www.analog.com/library/analogDialogue/cd/vol41n2.pdf http://www.enpirion.com/Collat​​eral/Documents/English-US/High-frequency-implications-for-switch-mode-DC-R_0.pdf http://www.maxim-ic.com/app-notes/index.mvp/id/3645 http://www.maxim-ic.com/app-notes/index.mvp/id/735 3つの画像を添付しました。「original pcb.png」には、問題のあるボードの画像が含まれています。2層のボードです。赤は一番上の銅です。青は底部の銅です。 「current loops.jpg」は、インダクタの充電（オレンジ）および放電（黄色）に使用される2つの異なる電流経路のオレンジと黄色のオーバーレイを備えたプロトタイプボードを示しています。記事の1つ（http://www.physics.ox.ac.uk/lcfi/Electronics/EDN_Ground_bounce.pdf）は、2つの電流ループの面積が変わらないことを示唆しているため、それらの変化を最小限に抑えるようにしました。 「pcb_fix.png」で始めた新しいレイアウトの領域。元のPCBをハックして、この新しいレイアウトに近づけましたが、ボードのパフォーマンスは変わりませんでした。まだうるさいです！ハックの品質は「pcb_fix.png」に示されているほど良くはありませんが、おおよその近似値です。ある程度の改善が期待されていましたが、何も見当たりませんでした。 私はまだこれを修正する方法がわかりません。恐らく、グランド注入が寄生容量を過剰に引き起こしているのでしょうか？おそらく、キャップのインピーダンスが大きすぎます（ESRまたはESL）？これらはすべてセラミック多層であり、データシートで要求されている値と誘電体、つまりX5Rを持っているため、そうは思いません。おそらく、トレースのインダクタンスが大きすぎる可能性があります。シールドインダクタを選択しましたが、その磁場が信号に干渉している可能性はありますか？ どんな助けも大歓迎です。 ポスターのリクエストに応じて、さまざまな条件下でのオシロスコープの出力を含めました。 出力、AC結合、1Mオーム、10X、帯域幅制限オフ： 出力、AC結合、1Mオーム、10X、帯域幅制限オフ： 出力、AC結合、1Mオーム、10X、BW制限20Mhz： 出力、AC結合、1Mオーム、1X、BW制限20Mhz、1uF、10uF、100nFキャップ、および120オームの抵抗シャント出​​力、つまり、これらはすべて並列です。 スイッチングノード、DC結合、1Mオーム、10X、帯域幅制限オフ スイッチングノード、AC結合、1Mオーム、10X、帯域幅制限20Mhz 追加：元の振動は大幅に減衰しましたが、負荷が重いと新しい望ましくない振動が発生します。 Olin Lathropによって提案されたいくつかの変更を実施すると、振動振幅の大幅な減少が観察されました。元のcicuitボードをハックして新しいレイアウトに近づけることで、発振を2Vピークツーピークに下げることができました。 新しいプロトタイプボードを入手するには少なくとも2週間以上かかりますので、問題を整理するまでこの注文を避けています。 追加の入力22uFセラミックコンデンサを追加しても、ごくわずかな違いしか生じませんでした。しかし、圧倒的な改善は、出力ピンの間に22uFのセラミックキャップをはんだ付けし、キャップ全体の信号を測定することによってもたらされました。これにより、スコープの帯域幅を制限することなく、ノイズの最大振幅がピークツーピークで150mVになりました!! Madmangurumanは、回路の代わりにプローブの先端を変更することを提案したことを除いて、同様のアプローチを提案しました。彼は、グランドとチップの間に2つのキャップを置くことを提案しました。1つは10uFの電解コンデンサで、もう1つは100nFのセラミックです（並列と仮定します）。さらに、測定の帯域幅を20Mhzに制限し、プローブを1倍にすることを提案しました。これは、ノイズ減衰効果もほぼ同じ大きさであるように思われました。 これが許容できるほど低いノイズフロアなのか、スイッチングコンバータの一般的なノイズ振幅なのかはわかりませんが、大幅に改善されています。これは勇気づけられるものだったので、さらに大きな負荷がかかった場合の回路の堅牢性をテストしました。 残念ながら、負荷が重いと、回路が新しい奇妙な動作を引き起こします。30オームの抵抗負荷で回路をテストしました。ボードは入力電圧をブーストしますが、出力は低周波のこぎり波/三角波出力になります。これが何を示しているのか分かりません。私には、1 Mhzのスイッチング周波数よりもはるかに低い周波数での出力キャップの定電流充電および放電のように見えます。これがなぜ起こるのか分かりません。 同じテスト条件下でスイッチングノードをプローブすると、乱雑な信号と恐ろしい振動が示されました。 ソリューションが見つかりました 質問への回答が完了し、回路は適切に機能しています。Olin Lathropが示唆したように、問題は実際に制御ループの安定性に関連していた。私は素晴らしい提案を受け取ったかもしれませんが、この行動方針を提案したのはオリンだけでした。したがって、私は彼に私の質問に対する正しい答えを与えました。しかし、私は皆の助けに大いに感謝しています。行われた提案のいくつかは、まだ設計の改善に関連しており、ボードの次のリビジョンに実装されます。 また、ノコギリ波/三角形の出力の周波数は、スイッチングノードでの信号の方形波部分と同じ周波数であることに気づいたため、Olinのアドバイスに従う必要がありました。出力の電圧のランプアップはインダクターの正常な通電によるものであり、ランプダウンはスイッチングノードの信号の振動部分の間にインダクターの適切な通電の失敗によるものだと思いました。これが安定性の問題であることが理にかなっています。 補償ピンを詳しく見るというOlinの提案に従って、compピンのRCシリーズネットワークの容量を増やすと、制御ループの安定性が回復することを確認しました。これがスイッチングノードに与えた影響は、方形波出力からわかるように重要でした。 低周波のこぎり波/三角波は除去されました。 いくらかの高周波ノイズ（100Mhz）がまだ出力に存在する可能性がありますが、これは単なる測定の人工物であり、200Mhzスコープの帯域幅が20Mhzに制限されると消えることが示唆されています。この時点では、出力はかなりきれいです。 高周波ノイズに関する質問がまだ残っていると思いますが、私の質問はより一般的であり、このデバッグの質問に固有のものではないため、スレッドはここで終了します。

28 layout  ground  dc-dc-converter  interference  ringing 

これは、電子機器スタック交換に関する私の最初の投稿です。私はエレクトロニクスの趣味であり、プログラミングの専門家です。 ワークピースを加熱するためのインダクタ回路に取り組んでいます。@ 12Vacの作業セットアップがあります。要するに、回路には次の要素があります。 独自の電源で50％のDCのパルスを生成し、ソレノイドに電力を供給するトランスとグランドを共有するマイクロコントローラー。 電流の方向を切り替えるローサイドの2つのMOSFET（100Aがドレイン電流、150Vdsを継続） 11ターンの3570 nHソレノイド、直径約5 cm、直径1 cmの銅パイプ製。（しばらくしてコイルに水冷を適用する計画） 230Vacから12Vacのトランスで、最大35アンペアのピーク、またはしばらく20アンペアを供給できます。 MOSFETのゲートを駆動するMOSFETドライバー（TC4428A） 各MOSFETのゲートからソースへの10K抵抗。 各ゲートのゲートからソースへの1000pFセラミックコンデンサ（ゲートのリンギングを低減するため）。Vpkpkは、ゲートで〜17ボルトです これで、MOSFETが処理できる溶接機を使用して48Vacを回路に印加するときに回路が短絡します（48Vac =〜68Vdc * 2 = ~~ 136Vpkpk）。爆発するものは何もなく、MOSFETは一体型です。しかし、MOSFETのピン間の抵抗（ゲート、ソース、ドレイン<->ゲート、ソース、ドレイン）はすべて0または非常に低い（<20Ω）です。それで彼らは故障しました。 MOSFETが故障する原因は何ですか？コンポーネントが死んだときに回路を調べるのは難しい。 私の機器は、オシロスコープとミューティメーターのみで構成されています。 ソレノイドに電力が供給されていないときに、C2とC3のないゲートで鳴ります。トランスと共通のグランドを共有します。MCUからTC4428Aドライバーへの配線は、たとえば5cmです。ドライバーからゲートまでのワイヤは約15cmです。これによりリンギングが発生しますか？TC4428Aドライバーからゲートまで使用される2mmほどのワイヤ。 ソレノイドに電力が供給されていない間、C2とC3でゲートにリンギングが鳴りました。共通点を共有します。最初の写真よりもずっと良く見えます。 ソレノイドに電源が入っているときにゲートで鳴ります。ソレノイドの電源をオンにするとリンギングが増加するのはなぜですか？また、スイッチング速度を維持しながらそれを防止/最小化する方法は？ ソレノイド内のワークピースでのドレインからソースへの測定@ 150Khz。最後の図に示されているように、信号がクリーンであれば、Vpkpkは約41ボルトになります。しかし、スパイクのため、約63ボルトです。 後者の150％オーバー/アンダーショートVpkpkが問題になりますか？これは、（48Vac => 68Vmax => 136Vpkpk * 150％=）〜203Vpkpkになりますか？ソース->ドレインで測定された波のノイズをどのように低減しますか？ 編集 ここでは、1つのMOSFETゲートをドライバーから切断しました。CH1はゲート、CH2はまだ接続されているMOSFETのドレインです。これで両方の波がうまく見えます。ここには/最小電流は流れていません。両方のMOSFETをドライバに接続し、2つのゲート間の抵抗を測定すると、24.2Kオームと表示されます。TC4428Aドライバーによって1つのMOSFETがオフにされた場合、ドライバーによってオンにされたときに、どういうわけか他のMOSFETゲートからの信号を受信する可能性がありますか？Driver --->|---- Gateノイズがないことを確認するために、そのようにダイオードを配置することは意味のあるアイデアですか？なるべく低電圧降下のダイオードが望ましい。

22 mosfet  heat  inductance  ringing 

単純なRCおよびシュミットトリガーベースの方形波パルスジェネレーターを構築しました。ブレッドボードには、ジャンパーの長さ、ブレッドボード自体などのために、明らかに不要な品質があります。 回路図およびブレッドボードバージョン： そして、波形出力： 特に、方形波の立ち上がりエッジにはかなりの量のオーバーシュート（500mVのピークで約200mV）とリンギングがあります。R1に物理的に触れることで、さらに悪化させるのは簡単です。正しい情報については編集をご覧ください。 解決策を探しているうちに、RF回路や趣味の給料等級を超えたものに対するスナバや湿気のような用語に遭遇しました。 Anindoは、関連する質問への回答で、負荷に50Ω抵抗を使用する必要があることを示唆しています。最初のシュミットトリガー（ピン1のIC1D）からの出力を測定しています。残りのトリガーは220Ωの抵抗で使用され、約50Ωのインピーダンスを生成しますが、出力ノードで測定した結果はほぼ同じです。 この高速エッジパルスジェネレータは、純粋に私自身の実験/教育用であるため、重要なものはありません。はんだ付けされたボードを作成することにした場合、ブレッドボードのいとこよりも優れていることを確認するには、どのようなことができますか？ 編集： 以前のスクリーンショットと測定では、誤ってAC結合モードでした。以下に、ICのピン1と2の信号を示すいくつかの画面を示します（1に入力三角波、2に出力方形波）。それらは現在、DC結合されています。プローブは常にX10にありましたが、スコープ自体はX1にありました（真新しいスコープ、おっと！）。ただし、オーバーシュートは依然として重要です。0〜5Vの出力では、オーバーシュート（白い破線の線で表示）は2.36Vです。入力のオーバーシュートは約500mVに過ぎないことに注意してください。入力リップルは、ブレッドボード上のピン1と2の近接によるものですか？ ピン1の入力（チャンネル2 /ブルー）、ピン2の出力（チャンネル1 /イエロー）： DCカップリングで測定されたオーバーシュート： 抵抗器R2を取り外してピン4（IC1E出力）で測定しても、ピン2の信号との顕著な違いはありませんでした。 私がいることを言及する必要がありますW2AEWすることにより、元のチュートリアル/ビデオ私はこのサーキットのための情報を得たところからも、私が持っている程度に、いくつかのオーバーシュートを持っていますが、ありません。彼の回路はボードにはんだ付けされており、おそらく大いに役立ちます。 5Vでおそらく500mVの元の著者の（W2AEW）波形（ノードOUT）： 原作者のはんだ付けバージョン： 編集2： PSUおよびスコープへのリードの長さを含む全体的なセットアップの写真を次に示します。 編集3： 最後に、スコープ上のVCC（黄色）とOUTノード（青色）が一致するリップルを表示します。

19 impedance-matching  ringing 

ハーフブリッジ構成の2つのIRF3205（55V、8mΩ、110A）パワーMOSFETを駆動するIR2113ハイサイドおよびローサイドゲートドライバーを備えたPCB（プロトタイピングビルディングブロックとして使用）を設計しました。 物理的なセットアップの写真 負荷で回路をテストすると、ハイサイドがオンになるたびに、ローサイドがきれいに切り替わる一方で、ハーフブリッジ（X1-2）の出力に多くのリンギングがあることがわかりました。入力波形のデッドタイム設定をいじってみて、負荷（X1-2からX1-3に接続された同期バックコンバーターをシミュレートする直列の電力抵抗器を持つインダクタ）を削除しても、このリンギングは減少しませんでした。以下の測定は、負荷が接続されていない状態で行われました（オシロスコープのプローブを除き、X1-2には何もありません）。 どうやら寄生インダクタンスと寄生容量はそれを引き起こすのに十分ですが、なぜローサイドが同様に機能するのかわかりません。私にとって、両方のゲート駆動波形は十分にきれいに見え、電圧はMOSFETのしきい値電圧をかなり速く遷移します。切り替え時にシュートトラフは存在しません。問題の考えられる原因は何ですか？また、症状を軽減するためにどのような対策を講じることができますか？ ここや他のサイトには非常によく似た質問がたくさんあることを知っていますが、投稿された回答は私の特定の問題には役に立たないことがわかりました。 編集 入力（X1-1〜X1-3）に2200uFの電解コンデンサがあり、トランジェントとノイズを抑制しましたが、高周波を抑制することは明らかにできませんでした。電解コンデンサと並列に100nFコンデンサ（Andy akaの回答で提案されている）を追加すると、出力（X1-2からグランド）のリンギングが半分に減少し、電源（X1-1からグランド）のリンギングが1倍減少しました10。

18 mosfet  driver  h-bridge  ringing 

私は、LTC3810を使用して48v-> 6v DCDCスイッチングレギュレータを開発しました。各スイッチの出力にリンギングがあることを除いて、それはうまく機能します。あなたは写真で 'スコープトレースを見ることができます。この測定は、ワイヤから約30cm離れた3.3vレギュレータの入力キャップ全体で行われました。私はこれらの1つを4us（250kHz）ごとに取得します。振幅は約200mv ppのように見えます。リンギングは次のレギュレータ（別のDCDC 6v-> 3.3v）を通過するのに十分なほど悪く、EtherCAT伝送で問題を引き起こしています。 これについて何をするのが最善ですか？出力のどこかに小さなインダクタまたは抵抗を追加する必要がありますか？私はすでにかなり大容量の出力キャップ（5600uF）を持っています。 追加： 提案されているように、フェライトビーズ、インダクタ、キャップを追加してみましたが、効果がありませんでした。現在、より大きなメインインダクタを試しています。

10 dc-dc-converter  ringing