タグ付けされた質問 「performance」

このように、1.49 DMIPS / MHzを実行します。パイプラインでも、サイクルごとに実行ステージは1つだけですよね？

19 microcontroller  performance 

これは、重量の軽いハードウェアに関係します。これは、（太い猫の大きさ、3自由度の6脚）歩行ロボットが持ち運ぶ必要があるためです。その歩行のため、多くの三角法を実行する必要があります（行列演算を使用しているかどうかはまだわかりません）。これがこの質問の出所です。 PIC、Arduino、または安価なAVRは、すべてを100 /秒で計算し、慣性や障害物回避、またはブルートフォースパス/歩行などのことを念頭に置くほど高速ではありません。 計画Aは、ロボットで脳を運ぶことです。 マイクロプロセッサ、マイクロITX、ネットトップなどです。三角法/行列演算を高速に行うための効率的なハードウェアは何ですか？ 私はオンラインで検索し、これに特化したAVR、x86、またはARMマイクロコントローラーについて調べることを期待していましたが、そこには運がありませんでした。 プランBは、WiFiを介して接続されたx86マシンを使用して重量物を持ち上げることです。プロトタイピングにも最適ですが、ハードウェアが小型化したときに最終的にプランAに移行したいと思います。しかし、それでも、どのデスクトップCPUが三角法を最速で実行できますか？ プランCは、負荷を分散し、各レッグに1つの電力効率の良いマイクロコントローラー/コアを持つことですが、それは拡張性が好きな多くの理由で最良のソリューションではありません。 使用する言語やライブラリはまだ決めていませんが、PascalとC ++を好みます。 （より適切なタグの提案を歓迎します、私はここに新しいです）

15 microcontroller  fpga  robotics  performance 

Arduinoの関数を呼び出すに最速の選択肢は何ですかdigitalread()とはdigitalwrite()？AVR固有またはチップ固有のソリューションが許容されます。

13 performance  arduino 

学校で、論理回路を論理ゲートNANDまたはNORゲートだけで構築できることを覚えています。 まず第一に、これが実際にどのように行われているのか疑問に思います。つまり、IntelがCPUを作成するとき、NAND/ NORgates を使用してすべてのレジスタなどを構築しますか？ 第二に、この方法ですべてを構築すると、AND/ OR/ NOTゲートを使用して作成された回路と比較して伝播遅延が増加するのではないかと思っています。 私が使用しているときことを知っているPMOS/ NMOS、ビルドゲートに構成しANDたりORとは対照的に、2つの段階として出てくるNANDか、NORその両方のみ1である私はあなたが作ることができます知っているので、AND2カスケード接続からNANDSとOR2つのカスケード接続からNOR、それは、SメーカーがNANDsとNORsの両方を使用している限り、伝播遅延は増加しないようです。 特に製造されたICで実際に何が行われているのかについて、誰もがこれについての洞察を持っていますか？

12 manufacturing  delay  digital-logic  performance 

このドキュメントでは、Cortex M0では60 DMIPS / mW、M3では31 DMIPS / mWを引用しています。（後者は、1.25 DMIPS / MHzおよび0.19 mW / MHzを引用し、6.6 DMIPS / mWを与えるこのドキュメントの数値と一致しません。） M0パフォーマンス/電力が8/16ビットコントローラーとどのように比較されるかを誰かが知っていますか？ AVR、PIC、MSP430のような？そして、M3の数字との取り決めは何ですか？

10 microcontroller  performance