学校で、論理回路を論理ゲートNANDまたはNORゲートだけで構築できることを覚えています。
まず第一に、これが実際にどのように行われているのか疑問に思います。つまり、IntelがCPUを作成するとき、NAND/ NORgates を使用してすべてのレジスタなどを構築しますか？
第二に、この方法ですべてを構築すると、AND/ OR/ NOTゲートを使用して作成された回路と比較して伝播遅延が増加するのではないかと思っています。
私が使用しているときことを知っているPMOS/ NMOS、ビルドゲートに構成しANDたりORとは対照的に、2つの段階として出てくるNANDか、NORその両方のみ1である私はあなたが作ることができます知っているので、AND2カスケード接続からNANDSとOR2つのカスケード接続からNOR、それは、SメーカーがNANDsとNORsの両方を使用している限り、伝播遅延は増加しないようです。
特に製造されたICで実際に何が行われているのかについて、誰もがこれについての洞察を持っていますか？
回答:
まず第一に、これが実際にどのように行われているのか疑問に思います。つまり、IntelがCPUを作成するとき、
NAND/NORgates を使用してすべてのレジスタなどを構築しますか？
レジスタはゲートで作成されるのではなく、ほとんどの場合、専用の回路です。それらは、インバーター（NOT）で作られていると見ることができますが、ある程度までです。
CMOS技術では、everlogic回路は、インバータに基づいていますNORし、NANDゲートは基本的には、巧妙な方法で配置された複数の入力を持つだけでインバータです。したがって、反転ゲートは非反転ゲートよりも高速です。非反転ゲートはNOT、出力にを備えた単なる反転ゲートです。
また、ダイナミックロジックでは、NOTゲートをいたるところに配置するよりも2つの反転ブロックをカスケード接続する方が簡単です。
場合によっては、回路が別々のブロックで構成されている可能性があることを考慮してください。そのため、バッファリングのために出力が1つ以上のインバータを介して接続される場合があります。
また、別の利点があります：統合。少数の異なるゲートを持つことは、回路のレイアウトとパフォーマンスの均一化に役立ちます。多くの場合、ライブラリには、トランジスタ、ゲート、演算子など、さまざまなレベルの複雑さのロジックブロックが含まれています。
そのため、簡単に言えば、はい、高速プロセッサは主に反転ゲートを使用しています。
私のCMOSの傾向は、基本的なビルディングブロックを、相互接続のない独立した「and」ゲートと「or」ゲートの任意の組み合わせが先行するインバーターと考えることです。以下のすべての機能：
not (X and (Y or Z))
not (X or (Y and Z))
not (X and Y and Z)
not (X or Y or Z)
後者の2つだけが名前を持っている場合でも、シリコンのコストは本質的に同じです。NANDまたはNORゲートのいくつかの組み合わせを使用して前者の2つの関数を構成しようとすると、直接実現よりもはるかに大きくて遅いものが生成されます。
NANDとNORゲートのみを使用しようとしてこの問題に取り組みますか？これは、ゲートの全レパートリーを使用して問題に取り組み、AND/OR/NOTゲートをNAND/NOR同等のものに置き換えた場合よりも、ほぼ常に優れた設計（遅延/ゲート数の点で）をもたらしますか？