タグ付けされた質問 「flash」

1ビットのデータを保存または保存する簡単な回路を作成したいと思います。回路は、電源が回路から切断されていても、LEDの状態（onまたはoff）を記憶できる必要があります。携帯電話のハードドライブ、フラッシュメモリ、SDメモリカードのように動作する必要があります。 写真のように回路を作りました。出力は470オームの抵抗と直列のLEDです。出力LEDがオンまたはオフになるように、2つのブッシュボタンを使用してコンデンサを充電または放電します。 電源を切るか、電気を切った後、回路は数分間LEDの状態を記憶することができました。 2〜3分後、コンデンサは完全に放電し、回路はデータを失いました。 コンデンサの放電を止めるにはどうすればよいですか？または、回路が1週間以上後にデータを失うように放電の速度を遅くするにはどうすればよいですか？ この回路では、555をインバーター（ゲートではなく）として使用していますが、他のICを使用することもできますが、私の目的は単純な永続メモリを作成することです。

13 memory  flash  sd  capacitive  flash-memories 

私は最近、アセンブリの学習を開始し、リンカスクリプトおよびハードウェアプログラミングのその他の低レベルの詳細について知るようになりました。また、コンピューターアーキテクチャーについても学んでおり、その過程のどこかで、メモリモデルの私の写真がずっと間違っているのではないかと恐れるようになりました。 私が現在理解していることによると、すべてのコードとデータは、バイナリをプロセッサに「焼き付け」た直後に不揮発性メモリに存在します。揮発性のRAMにはリセット時に何も含まれません。プログラムが「実行」を開始すると、ほとんどの場合（AFAIK）Flashの最下位アドレスであるアドレス0x0000から実行されます。そのため、命令はフラッシュをCPUコアに接続するバスにラッチされ、実際の実行が行われます。ただし、CPUがメモリからデータを取得または保存することについて話すとき、通常はRAMについて話します-プログラムメモリからもデータを読み書きできることを認識しています（これはAVRで行われました）しかし、それはそれほど一般的ではありませんか？RAMがROMよりも高速であるため、そこにデータを保存することを好みますか？ この質問に対する受け入れられた答えは、ほとんどのコードがRAMから実行されることを示しています。 これは、スタートアップランタイムコード（それ自体がFlashから実行される）がすべてのプログラムオペコードをFlashからRAMにコピーし、何らかの方法でFlashのアドレスをRAMにマップしてCPUがそこからオペコードをフェッチする必要があることを意味しますか？起動時に.dataセクションをROMからRAMに移動するプロセスに似ていますか？ これは、プログラムとデータメモリがバスを共有するフォンノイマンアーキテクチャではより単純であると想像できますが、ハーバードアーキテクチャでは、すべてのコードとデータが最初にCPUレジスタを通過する必要があるということではありませんか？ おそらく推測できるように、私はこのビジネス全体に少し混乱しすぎています。常により高い抽象化レベルでプログラミングしてきたので、私はそのような詳細に簡単に困っています。どんな助けも大歓迎です。

13 flash  ram  linker-script 

STM32F7-45VGT6を使用して独自のボードを構築しました。ST-LINK v2（元のバージョンではありません）で正常にプログラムしましたが、MCUに接続することもできません。 STとSWDインターフェースからST-Linkユーティリティを使用しています。SWDピンを出力として使用していて、コードでGPIO出力として設定している場合もあります。それは本当ですか？ それでも、リセットピンをGNDに接続し、ST-Linkユーティリティで[リセットで接続]オプションを設定しましたが、機能しません...どうすればよいですか？ インターネットでBOOT0ピンの使用について何かを見つけましたが、正確にはわかりません...

13 stm32  programming  flash  st-link 

私は何年もの間、さまざまなマイクロコントローラーとマイクロプロセッサーを使用してきましたが、Kinetis KEシリーズ（特にS9KEAZN64AMLC）に悩まされているようです。 2015年1月17日TL; DR： フリースケールは、Kinetis Design Studioソフトウェアのv2.0.0がこのデバイス（独自のTRK-KEA64評価ボードを含む）で動作しないことを確認しています。当分の間、CodeWarrior MCU V10.6を使用することをお勧めします。 Seggerはv4.96aをリリースしました（「a」は重要で、v4.96を使用していました）。これにより、問題を修正し、Segger J-Link Lite CortexMデバッガーボードをKDSで使用し、完全なプログラム/デバッグ機能を使用できます。 SEGGERはv4.96aをリリースする前に、私はそれがでてくるファームウェアOpenSDAを再フラッシュすることにより、フリースケールの安価（$ 14）FRDM-KL25Zの評価ボード上のOpenSDAデバッガを再プログラミングすることにより、チップをフラッシュすることができるように管理しUSBDM（v4.10.6.240を使用します）。次に、USBDMのスタンドアロンの「ARM Programmer」ソフトウェアを使用しました。デバッグを必要としないほど「古い学校」のデバッグに習熟しているので、デバッグを動作させるのに時間をかけませんでした。オンボードターゲットKL25に「良性」プログラムをフラッシュするか、オンボードターゲットKL25のリセットラインがJ11カットでもOpenSDAデバッガーに接続されているため、プログラミングに干渉する可能性があることを確認してください（Keith Wakehamのブログ投稿を参照、以下にリンクされています）。 Erich Stygerに、問題を特定し、発見したことをメールで確認するのを非常に丁寧に手伝ってくれてありがとう。 定期的に予定されている質問に戻りましょう。 愚かでシンプルな3.3Vブレイクアウトボードを構築しました。PTAにはいくつかのLEDがあり、PTCにはUART接続があり、SWDラインは専用ラインにあります。このボードについて、文字通り空想も面白いもありません。 Cortex-MにJ-Link Liteを使用しています（J-Link LITE CortexM-9、https： //www.segger.com/jlink-lite-cortexm.htmlを参照）。OSX とWindowsの両方で、同じ結果：J-Link Commanderユーティリティはチップを識別でき、SRAMの読み取りと書き込みができ、正しいメモリマップI / Oアドレスへの手動読み取りと書き込みで周辺機器を操作できます。ただし、デバイスをフラッシュしようとすると失敗します。 $ JLinkExe SEGGER J-Link Commander V4.94c ('?' for help) Compiled Oct 31 2014 20:08:55 DLL version V4.94c, compiled Oct 31 …

12 programming  flash  tools  j-link  kinetis 

私のプロジェクトの1つで、Texas機器のTM4C1230C3PMIコントローラーを使用しています。32KBの内部フラッシュがあるため、アプリケーションには不十分です。より高いフラッシュサイズのマイクロコントローラーが市場で利用可能であり、使用できますが、このマイクロコントローラーのみを使用したいと思います。私の知る限りでは、外部EEPROMを使用して合計フラッシュサイズ（プログラムメモリ）を増やすことができます。 私の考えは正しいですか？ そうでない場合は、コントローラーの合計フラッシュメモリサイズを増やす方法を提案してください。

11 microcontroller  programming  memory  flash  eeprom 

以下は、NANDフラッシュメモリがどのように構成されているかについての私の理解です。この設計では、ブロック全体を消去するのではなく、単一のページを消去してプログラムすることができます。私の質問は、NAND実装がより細かいページレベルで消去されないのはなぜですか？直観的には、消去するページを表すワードラインを表示し、フローティングゲートから電子を除去し、他のワードラインはそのままにしておくだけです。この背後にある理由についての説明を歓迎します。

11 flash 

この質問は、AVRのプログラミング解除自体に関連しています。 プロジェクト情報： ATMEGA644Pを使用したバッテリー駆動製品があります。アプリケーションはスリープモードで永続的に実行され、1秒間に1回（RTC）または2つの外部割り込みラインの1つがトリガーされたときにのみ起動します。 このデバイスは、UART（RS232インターフェースICを使用）で通信する非常にシンプルなブートローダーを備えています。これは、ハードウェアISPプログラマーが必要ないように、ファームウェアを更新する便利な方法としてのみ機能します。（ブートローダーは、チェックサムで保護された電報を期待しています） 消費電力が2倍になり、長いバッテリー寿命が必須であるため、デバイスは内部ブラウ​​ンアウトを無効にして設計されました（外部ブラウンアウト検出を使用する必要があったと思われます-再設計が進行中です）。 問題： 数か月ごとにデバイスが機能しなくなり、それらのデバイスでファームウェアの更新が実行されませんでした。ただし、さらに調査した結果、これらのデバイスのフラッシュコンテンツは破損しているようです。さらに、これらのデバイスの一部のバッテリーはまだ良好でしたが、何らかの低電圧状態を排除したくありません。 これは、元のフラッシュコンテンツ（左）と破損したコンテンツ（右）の比較です。 いくつかの観察： 破損したブロックは常に少なくとも1つのフラッシュページ（256バイト）で構成され、ページに揃えられます。つまり、影響を受けるのはページ全体であり、1バイトではありません。 破損したコンテンツはほとんどの場合0xFFを読み取りますが、他の値が含まれているか、完全に「ランダム」である可能性もあります。 画像の左側にある小さなバーは、影響を受けるすべての領域を示しています。このデバイスの場合、合計フラッシュコンテンツの約10分の1です。 影響を受けるページが1つだけのデバイスが1つありました。 フラッシュメモリへの書き込み中に低電圧状態が発生すると、フラッシュの内容が破損する可能性があります。ただし、これは、一部のフラッシュに敏感な命令を実行する必要があることを意味します。 おそらく、コントローラーは低電圧のためにランダムに再起動しており、この間、ブートローダーコードはまったく予測不可能な動作をしている可能性があります。不足電圧に関する別のフォーラムの人を引用するには： 「実行されるのはフラッシュからのランダムな命令だけではなく、ランダムな命令期間です（フラッシュからのコードが正しく読み取られ、解釈されるという保証はありません）。メカニズム。」 質問：「不足電圧時のランダムな動作と、フラッシュページ内のデータを変更する命令の実行」 と思われますか？説明は正しいですか？その場合、ソフトウェアの問題（スタックオーバーフロー、無効なポインター）の原因として、この種のエラーを常に表示しないのはなぜですか。 この種の破損を引き起こす可能性のある他のアイデアはありますか？これはEMI / ESDが原因ですか？

11 microcontroller  avr  atmega  flash  failure 

cfカードからデータを読み取るためにcfコントローラーを作成する方法を知っている人はいますか？

11 flash  storage 

ATMEGA328P-AUなどの多くのチップは特定の温度でのフラッシュストレージの寿命を示していますが、通常は100°Cで制限されます。 理想的には、はんだ付け後にチップをプログラムするためにボードにリードを含める必要があることはわかっていますが、約230°Cのリフロー温度でフラッシュメモリがどのように影響を受けるかを知りたいだけです。

10 microcontroller  programming  flash  reflow  flash-memories 

すべてのデータ復旧会社は、スキルにかかわらず、満場一致でデバイスのメモリチップにヘアラインの亀裂しかない場合、データの復旧は不可能であると言っています。ありそうになく、高価ではありませんが、不可能です。ある企業は、FBIでさえデータを取得できないとさえ述べています。これは本当ですか？ どうしてこれなの？非常に一般的なチップのごく一部に小さな亀裂がある場合、すべてのデータが完全に消えてしまったとは信じがたいです。 どこかの才能のある人がチップの領域をパッチしてデータの一部を取り戻すことができるだろうと私は思ったでしょう... それは料金と関係がありますか？フラッシュメモリはトランジスタを使用して、1と0を電荷の形で格納することを知っています。チップにクラックが発生した場合、トランジスタは「ショートアウト」して、それらをすべてゼロに変えますか？データは回復不能ではなくなくなっていますか？ 入手したいのは、素晴らしいホリデービデオです。それらが永久になくなったと思って、それから私はデータ検索について学び、それらを取り戻す良いチャンスがあると思いました、そして私はメモリチップがクラックされるならば実際には全くチャンスがないことに気づきました。 回収はどのくらいですか？何百？それとも数千？100万、RedGrittyBrickが言うように？メモリーカードを手に入れたら、数年でそのような高度な検索の価格が下がる可能性があると思いますか？それともこれは非現実的ですか？ ここでは256mb sdカードについて話しています。 テクノロジーはSDカードなどから統合メモリに移行しており、良さは他に何を知っていると思います...アトミックメモリ、DNAメモリ。今日、カセットテープに関する新しい高度な手順で人々が出てくるのを見かけませんか。私は弾丸を噛んであきらめるだけですか？ また、私はこの分野の趣味家でさえありませんが、私は物事がどのように機能するかについて一般的に興味があります。

10 flash  sd 

タイトルはそれをすべて言います。 トランジスタレベルでフラッシュメモリ技術の働きを理解しようとしています。かなりの調査の結果、フローティングゲートトランジスタについて、そして電子を注入したり、セルから取り除く方法について、直感を得ました。私はCS出身ですので、トンネリングやホットエレクトロン注入などの物理現象についての私の理解はおそらくかなり不安定ですが、それでも私はそれに慣れています。また、NORまたはNANDのメモリレイアウトからデータを読み取る方法についても考えました。 でも、フラッシュメモリはブロック単位でしか消去できないし、ページ単位でしか書けない、とあちこちで読んだ。しかし、私はこの制限の正当化を見つけられず、なぜそうなのかについて直感を得ようとしています。

10 transistors  memory  flash  non-volatile-memory 

これが買い物の質問だったらいいのですが、それは99％+で、電子構造の質問である可能性があります:-(。 破損したUSBメモリスティックで4GB NANDフラッシュICを読み取るための最も速く/簡単/最も安い方法を見つけたいと思います。オンボードのコントローラーICが故障しています。FlashICも故障している可能性がありますが、それが明らかになるまではそうではないと思います。 それを読むには （1）カスタムリーダーの作成、 Flashへの接続が少ないため、まったくばかげた考えではないかもしれません（8つのデータと少数のコントロール）。 知らないうちにデータに簡単にアクセスできる可能性はどれくらいありますか。ビットイメージを取得するのは耐えられる最悪のケースですが、ファイルシステムとファイルを従来どおり「認識」するものを用意するほうがはるかに遠いです。もちろん。 （2）新しいコントローラーICでのはんだ付け これらが他のデバイスで一般的に使用されているかどうかはまだわかりません。これまでにチェックされた1のサンプルは、100％不一致でした。業界標準があるかもしれませんが、部品番号は関係ありませんが、（まだ）わかりません。 SK6211。QFP48。概要説明はこちら、 データシートはこちら。 または （3）Micron 29F32G08QAA 32 mbit NANDフラッシュICを取り外します。 データシートがまだ見つかりません。 マーキングは非常に薄暗い。こちらは「マーキングの写真画像」です。 そう 誰もが私がこのメモリを元の形式でどのように読み取るのが最善であるか、またはまったく提案がありますか？ 6211のソースに関する考え、他のパーツとの共通点、「古い」NANDフラッシュ読み取りICを使用する能力など ヒント。 バックグラウンド： USBメモリスティックに保存されている非常に貴重なファイルセットへの「アクセスが失われた」ため、データバックアップの必要性について警告されていた親友は警告に注意を払うことができませんでした。彼女は教師になるための勉強をしており、ファイルは授業計画や長期間にわたって作成されたその他の資料です。 USBメモリスティックは、USBポートに接続されているときに横向きにたたくと、物理的に深刻な損傷を受けました。どうやら、一緒に押して読む試みがなされたようです。PCBとコネクタの間の4つの接続のうち3つが壊れました。私はこれらを再販しました、操作を回復する良いチャンスがあることを期待しています。 USBポートに接続すると、メモリスティックに大きな電流が流れ（おそらくポートが制限されます）、コントローラーが非常に熱くなります。これは、ICをひどく燃やすことによって初めて発見されました。実際のメモリICはPCBの反対側にあります。また、高温になっているように見えますが、コントローラICに入る非常に大きなワット数が原因である可能性があります。はんだ吸取が発生します。 部品番号が29F32G08 Q AAに修正されました

10 memory  flash  usb-device 

強力な磁石は、サムドライブ（私はそうではないと思います）またはSDカードに影響を及ぼしますか？それはありそうにないようですが、私が実際にできる難しい方法を見つけたくないので、誰かが私に決定的な答えを与えることを望んでいます。磁石が強力な工業用磁石であると仮定してください。

10 flash  sd  magnetics  damage 

フリースケールのPowerPCマイクロコントローラーを使用しています。データシートのフラッシュメモリモジュールでは、「フラッシュメモリアクセスの待機状態」の数を設定できます。 以下は、私の質問で提起されたデータシートの一部です。これは、PFlashモジュールレジスタのレジスタの説明から取られたものです。 このフィールドは、PFlashの動作周波数とPFlashの実際の読み取りアクセス時間に対応する値に設定する必要があります。より高い動作周波数では、適切なフラッシュ動作のためにこのフィールドにゼロ以外の設定が必要です。 0 MHz、<23 MHz、必要な待機状態= 0 --- 23 MHz、<45 MHz、必要な待機状態= 1 --- 45 MHz、<68 MHz、必要な待機状態= 2 --- 68 MHz、<90 MHz、必要な待機状態= 3 --- （PFlashはPlatform Flashコントローラモジュールです） プロセッサがフラッシュよりも高速であることを理解しています。そのため、待機状態が導入されています。私が理解していないことは、プロセッサがフラッシュよりも速い場合、プロセッサはフラッシュではなくスローダウンする必要があるプロセッサですが、上記の段落は反対を述べています（または私はこれを理解していませんでしたか？） Pflashが高周波数で動作する場合、追加の待機状態を追加して速度を落とす必要があると述べています!! 私の理解の何が問題になっていますか？ ありがとう

10 memory  flash  processor 

BIOS / CMOSのコンピューターハードウェアコースを読んでも、BIOSのROMチップがCMOSテクノロジーを使用して構築されていない理由、およびそれを「CMOS」と呼ばれる別のチップに接続して、構成情報。 これは講義ノートからです： プログラムはシステムBIOSチップに保存され、変更可能なデータはCMOSチップに保存されます ハードウェアのCMOSグループ：一般的で必要なハードウェア（変更される可能性があります– RAM、ハードドライブ、フロッピードライブ、シリアルおよびパラレルポート） BIOSはフラッシュメモリに格納されており、CMOS MOSFETテクノロジは他の実装と比較して消費電力が少ないことを知っています。 他のストレージデバイスのように、CMOSを使用しないのはなぜBIOS ROMだけなのですか？正確には何が利点ですか？また、BIOS構成情報を「CMOSチップ」ではなく独自のROMチップに保存できないのはなぜですか。

9 mosfet  cmos  flash  computer-architecture  rom